Windlx

Windlx

Die DLX-Pipeline ist eine 5-stufige Pipeline für RISC-Prozessoren (beispielsweise MIPS), welche dem DLX-Mikroprozessor entstammt. Die Stufen heißen

  1. Instruction Fetch (IF): Laden des Befehls in den Befehlspuffer, Erhöhung des Befehlszählers.
  2. Instruction Decode (ID): Erzeugung der prozessorinternen Steuersignale, Bereitstellung der Operanden aus den Registern.
  3. Execute (EX): ALU führt Operation aus, Berechnung der effektiven Adresse bei Lade-/Speicherbefehlen.
  4. Memory Access (MEM oder MA): Durchführung des Speicherzugriffs bei Lade-/Speicherbefehlen. Andere Befehle durchlaufen diese Phase passiv.
  5. Write Back (WB): Schreiben des Operationsergebnisses in ein Register. Befehle ohne Ergebnis durchlaufen diese Phase passiv.

Das Design der DLX-Pipeline verhindert das Auftreten von Schreibe-nach-Lese- (write after read) und Schreibe-nach-Schreibe-Konflikten (write after write). Lese-nach-Schreibe-Konflikte (read after write) werden jedoch nicht verhindert.

Es gibt DLX-Simulatoren, die die unterschiedlichen Pipelinestufen grafisch darstellen und Assembler-Befehle interpretieren. Solche werden an einigen Hochschulen in Vorlesungen zur hardwarenahen Programmierung benutzt.

Literatur

  • John Hennessy, David Patterson: Computer Architecture. A Quantitative Approach., 3. Ausgabe, Morgan Kaufmann Publishers, ISBN 1-55860-724-2 (engl.)

Siehe auch

Weblinks


Wikimedia Foundation.

Игры ⚽ Нужно сделать НИР?

Schlagen Sie auch in anderen Wörterbüchern nach:

  • DLX — Der DLX Mikroprozessor ist eine hypothetische Prozessorarchitektur die von John L. Hennessy und David A. Patterson (den ursprünglichen Designern der MIPS und Berkeley RISC Architektur) entwickelt wurde. Er wurde in dem von beiden gemeinsam… …   Deutsch Wikipedia

  • DLX — For other uses, see DLX (disambiguation). DLX Designer John L. Hennessy and David A. Patterson Bits 32 bit Design RISC Registers 32 The DLX is a RISC …   Wikipedia

  • DLX-Mikroprozessor — Der DLX Mikroprozessor ist eine hypothetische Prozessorarchitektur die von John L. Hennessy und David A. Patterson (den ursprünglichen Designern der MIPS und Berkeley RISC Architektur) entwickelt wurde. Er wurde in dem – von beiden gemeinsam …   Deutsch Wikipedia

  • DLX-Pipeline — Die DLX Pipeline ist eine 5 stufige Pipeline für RISC Prozessoren (beispielsweise MIPS), welche dem DLX Mikroprozessor entstammt. Die Stufen heißen: Instruction Fetch (IF): Laden des Befehls in den Befehlspuffer, Erhöhung des Befehlszählers.… …   Deutsch Wikipedia

  • DLX — Le DLX est un design de microprocesseur RISC effectué par John L. Hennessy et David A. Patterson, les principaux créateurs respectivement des modèles MIPS et Berkeley RISC, les deux types repères de la famille RISC. Le DLX est principalement un… …   Wikipédia en Français

  • DLX — DLX  учебная 32 битная конвейерная микропроцессорная RISC архитектура, разработанная John L. Hennessy и David A. Patterson (архитекторами архитектур MIPS и Berkeley RISC соответственно). DLX является упрощенным MIPS и имеет архитектуру… …   Википедия

Share the article and excerpts

Direct link
… Do a right-click on the link above
and select “Copy Link”