Chip Scale Package

Chip Scale Package
Ein Embedded Intel Pentium MMX in BGA-Bauweise von unten gesehen. Gut zu erkennen sind die Lotperlen.
Beidseitig bestückte Platine in BGA-Technik
Kontaktierungsschema
Schnitt durch ein Multilayer mit aufgelötetem BGA-Chip

Ball Grid Array (BGA, engl.) bzw. Kugelgitteranordnung ist eine Gehäuseform von Integrierten Schaltungen, bei der die Anschlüsse für SMD-Bestückung kompakt auf der Unterseite des Chips liegen.

Die Anschlüsse sind kleine Lotperlen (engl. balls), die nebeneinander in einem Raster (engl. array, Reihung) aus Spalten und Zeilen stehen. Diese Perlen werden beim Reflow-Löten in einem Lötofen aufgeschmolzen und verbinden sich mit dem Kupfer der Leiterplatte.

Diese Bauform stellt eine Lösung des Problems der Unterbringung einer sehr großen Zahl von Anschlüssen auf einem Bauteil dar. Herkömmliche Dual in-line(DIL)- oder Pin-Grid-Array-Bauformen müssen höhere Mindestabstände zwischen den Anschlüssen haben, um die Kurzschlussbildung während des Lötprozesses zu vermeiden.

Die Chips können trotz der flächigen Verlötung z. B. mit Heißluft wieder von der Leiterplatte entfernt (ausgelötet) werden, ohne Schaden zu nehmen. Die Chips werden ggf. anschließend von den alten Lotperlen befreitet (entlotet, engl. deballing), gereinigt und mit neuen Lotperlen bestückt (Neubeperlung, engl. reballing). Sie können anschließend wieder auf eine neue Leiterplatte gelötet werden. Diese Technik kann auch verwendet werden, um bei der Reparatur von Leiterplatten defekte Chips auszutauschen.

Inhaltsverzeichnis

Vorteile

  • geringer Platzbedarf
  • Selbstzentrierung beim Löten aufgrund der Oberflächenspannung des Zinns
  • gute Wärmeabführung zur Leiterkarte hin
  • geringe Impedanz durch kurze Anschlüsse
  • Manipulationen an sicherheitsrelevanten Schaltungen sowie Nachahmung erschwert.

Nachteile

  • gut eingestellte Reflow-Lötanlage erforderlich
  • Inspektion und Reparatur der Lötstellen ist erschwert. Neben Röntgen- und Ultraschallverfahren ist die direkte visuelle Inspektion nur eingeschränkt möglich
  • mechanische Spannungen auf der Leiterkarte werden stärker zum Bauteil übertragen als bei bedrahteten Bauteilen oder "gull wing" Pins
  • Nur mit spezieller Ausrüstung (geregelter Lötofen) sicher lötbar.
  • Inbetriebnahme, Messungen und Reparaturen erschwert, da die Anschlüsse schwerer zugänglich sind.

Verschiedene Typen

Beispiele verschiedener BGA-Typen:

  • BGA – Raster 0,7–1,5 mm
  • FBGA – Fine Pitch BGA, BGA Package mit verringertem Lötpunktabstand (0,5–0,7 mm)
  • VFBGA - Very Fine BGA, Raster < 0,5 mm
  • FCBGA - Flip Chip BGA
  • CBGA – Ceramic Ball Grid Array, wie BGA im Keramikgehäuse
  • CSP – Chip Scale Package, kein BGA gehört zu den LLPs (Lead Less Chipcarrier)

Prüfen von BGAs

Zum Prüfen von BGA-Schaltkreisen benötigt man lösbare Adapter, Fassungen oder zum Beispiel Starrnadeladapter (Kontaktieren von Padstrukturen bis herab zu einem Pitch von 150 µm).

Verwandte Bauformen

Weblinks


Wikimedia Foundation.

Игры ⚽ Поможем написать реферат

Schlagen Sie auch in anderen Wörterbüchern nach:

  • Chip scale package — A chip scale package (CSP) (sometimes, chip scale package with a hyphen) is a type of integrated circuit chip carrier. Originally, CSP was the acronym for chip size packaging. Since only a few packages are chip size, the meaning of the acronym… …   Wikipedia

  • Package on package — (PoP) is an integrated circuit packaging technique to allow vertically combining discrete logic and memory ball grid array (BGA) packages. Two or more packages are installed on top of one another, i.e. stacked, with a standard interface to route… …   Wikipedia

  • Chip carrier — A standard sized 8 pin dual in line package (DIP) containing a 555 timer IC. A chip carrier, also known as a chip container or chip package, is a container for a transistor or an integrated circuit. The carrier usually provides metal leads, or… …   Wikipedia

  • Quad-flat no-leads package — 28 pin QFN, upside down to show contacts and thermal/ground pad Flat no leads packages such as QFN (quad flat no leads) and DFN (dual flat no leads) physically and electrically connect integrated circuits to printed circuit boards. Flat no leads …   Wikipedia

  • Micro Leadframe Package — MLP package 28 pin chip, upside down to show contacts Micro leadframe package (MLP) is a family of integrated circuit QFN packages, used in surface mounted electronic circuits designs. It is available in 3 versions which are MLPQ (Q stands for… …   Wikipedia

  • Dual in-line package — PDIP redirects here. PDIP may also refer to Indonesian Democratic Party – Struggle. Three 14 pin (DIP14) plastic dual in line packages containing IC chips …   Wikipedia

  • Computer-Chip — Integrierter Schaltkreis. Das Chip Gehäuse wurde geöffnet und ermöglicht den Blick auf den eigentlichen Halbleiter. Die erkennbaren Strukturen im Zentrum sind die realisierte elektronische Schaltung. Im Außenbereich sind die goldenen… …   Deutsch Wikipedia

  • Wafer-scale integration — Wafer scale integration, WSI for short, is a yet unused system of building very large integrated circuit networks that use an entire silicon wafer to produce a single super chip . Through a combination of large size and reduced packaging, WSI… …   Wikipedia

  • Teraflops Research Chip — The Teraflops Research Chip (also called Polaris) is the first processor prototype developed by Intel s Tera scale Computing Research Program in multi core and energy efficient computing. The processor was briefly presented at the IDF on… …   Wikipedia

  • Three-dimensional integrated circuit — In electronics, a three dimensional integrated circuit (3D IC, 3D IC, or 3 D IC) is a chip in which two or more layers of active electronic components are integrated both vertically and horizontally into a single circuit. The semiconductor… …   Wikipedia

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”