Fast Page Mode DRAM

Fast Page Mode DRAM
Zwei EDO-RAM SIMMs

Der EDO-RAM (Extended Data Output RAM, auch als Hyper Page Mode RAM bezeichnet) ist ein Halbleiterspeicher und gehört zur Gruppe der DRAMs. Er stellt eine geringfügige evolutionäre Weiterentwicklung des FPM-RAM (Fast Page Mode RAM) dar. Aufgrund seiner etwas erhöhten Datentransferrate begann er diesen etwa ab 1996 abzulösen.


Inhaltsverzeichnis

Details

Der Unterschied zwischen EDO- und FPM-RAM macht sich nur beim sogenannten Pagemode-Betrieb bemerkbar, bei dem mehrere Datenbits aus der gleichen Speicherseite („Page“) ausgelesen werden. Befinden sich Datenbits in einer Speicherseite, so besitzen sie alle die gleiche Zeilenadresse („Row Address“), jedoch unterschiedliche Spaltenadressen („Column Address“). Das Protokoll lässt sich – sowohl beim FPM-RAM als auch beim EDO-RAM – nun dadurch vereinfachen, dass man die Übermittlung der gleich gebliebenen Zeilenadresse weglassen kann. Für das Auslesen von Daten aus der Speicherseite ist nun nur noch die Übertragung der Spaltenadresse notwendig.

Die Gültigkeit der Spaltenadresse wird durch eine fallende Flanke (vgl. Diagramm zum Lesezugriff) am externen CAS-Steuereingang („Column Address Strobe“) gekennzeichnet. Nach einer gewissen Verzögerung stellt der DRAM die neuen Daten an seinen Ausgängen bereit. Der EDO-RAM unterscheidet sich nun hierbei in einem kleinen Detail vom FPM-RAM. Obwohl die für Mainboards bestimmten FPM- und EDO-RAM-Speicherriegel physikalisch in die gleichen Slots passen, funktioniert EDO-RAM meist nicht in alten Mainboards, die FPM-RAM verlangen. Umgekehrt können jedoch fast immer Mainboards, die für EDO-RAM ausgelegt sind, auch mit FPM-RAM betrieben werden. EDO-RAM gibt es mit Zugriffszeiten von 70 ns, 60 ns und 50 ns. Auf Mainboards, die den Front Side Bus mit 66 MHz Takt betreiben, können EDO-RAM mit 70 ns Zugriffszeit Probleme verursachen. Die Versionen mit maximal 32 MB Kapazität haben die weiteste Verbreitung gefunden, wohingegen jene Versionen ab 64 MB Kapazität sich gehäuft als inkompatibel zu den marktüblichen Mainboards erwiesen haben. Später gab es sogar Module mit 128 MB, die aber wegen der damals schon vorhandenen Dominanz von SDRAM nicht mehr in großen Stückzahlen verkauft wurden.

Die Ungültigkeit der Spaltenadresse wird beim älteren FPM-RAM durch die steigende Flanke der CAS-Steuerleitung signalisiert. Als Folge dessen deaktiviert der FPM-RAM seine Datentreiber, wodurch das zuvor gültige Datum von den externen Datenausgängen verschwindet (vgl. Diagramm zum page mode). Der Zustand der Datenausgänge bleibt solange undefiniert, bis durch Angabe einer neuen Spaltenadresse und eine fallende Flanke der CAS-Leitung der Vorgang wiederholt wird. Der FPM-RAM stellt die ausgelesenen Daten im „Pagemode“ also nur für einen Bruchteil der Zykluszeit an seinen Ausgängen zur Verfügung.

Beim neueren EDO-RAM wird hingegen die steigende Flanke der CAS-Steuerleitung ignoriert. Die Datentreiber bleiben aktiv und die zuvor ausgelesene Dateninformation bleibt an den externen Datenausgängen solange bestehen, bis sie durch eine neue Information ersetzt wird (vgl. Diagramm zum EDO-Modus).

Es muss hier betont werden, dass durch diese Modifikation des Protokolls zunächst keinerlei Erhöhung der Datentransferrate erreicht wird. Es wird lediglich erreicht, dass das ausgelesene Datum während der gesamten Pagemode-Zykluszeit an den externen Datenausgängen zur Weiterverarbeitung zur Verfügung steht. Die verlängerte Verfügungszeit der ausgelesenen Daten beim EDO-RAM ermöglichte es nun, die mit der Weiterentwicklung der DRAMs einhergehende Geschwindigkeitssteigerung besser auszunutzen, indem man die Zykluszeit im „Pagemode“ schrittweise weiter verringerte. Durch die innerhalb eines Zyklus verlängerte Verfügungszeit der Daten war trotz der verringerten Zykluszeit ein sicheres Auslesen der Daten gewährleistet. Der dadurch im „Pagemode“ erreichte Performancegewinn des EDO-RAM wurde üblicherweise überschätzt und lag nur im Bereich weniger Prozente.

EDO-RAM wurde in nahezu allen Anwendungsbereichen durch SDRAM ersetzt.

Diagramme ausgewählter Kommandos (vereinfachte Darstellung)

Lese- und Schreibzugriff

Lesezugriff im page mode und hyper page mode (EDO)

Refreshmodi

Siehe auch

Weblinks

Literatur

  • SIEMENS Memory Components Data Book 10.96, Ordering No. B 166-H6557-G3-X-7600

Wikimedia Foundation.

Игры ⚽ Поможем решить контрольную работу

Schlagen Sie auch in anderen Wörterbüchern nach:

  • Fast page mode — Le fast page mode (FPM) est un type de mémoire vive utilisé dans les PC jusqu au milieu des années 1990[1]. Il a peu à peu été remplacé par l EDO, plus rapide mais plus cher, remplacé lui même par d autres techniques encore plus rapides.… …   Wikipédia en Français

  • DRAM — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • DRAM — типы DRAM памяти FPM RAM EDO RAM Burst EDO RAM SDRAM DDR SDRAM DDR2 SDRAM DDR3 SDRAM DDR4 SDRAM Rambus RAM QDR SDRAM VRAM WRAM SGRAM GDDR2 GDDR3 GDDR4 GDDR5 …   Википедия

  • FPM DRAM —  FPM DRAM  (Fast Page Mode DRAM)  Динамическая память с быстрым страничным доступом   Память со страничным доступом позволяет ускорить блочные передачи, когда весь блок данных или его часть находится внутри одной строки матрицы, называемой в этой …   Толковый англо-русский словарь по нанотехнологии. - М.

  • FPM-DRAM — abbr. Fast Page Mode DRAM (RAM, DRAM, IC) Syn: FPMDRAM …   United dictionary of abbreviations and acronyms

  • FPM\ DRAM — abbr. Fast Page Mode DRAM …   Dictionary of English abbreviation

  • Dynamic random-access memory — DRAM redirects here. For other uses, see Dram (disambiguation). Computer memory types Volatile RAM DRAM (e.g., DDR SDRAM) SRAM In development T RAM Z RAM TTRAM Historical Delay line memory Selectron tube Williams tube …   Wikipedia

  • Dynamic random access memory — (DRAM) is a type of random access memory that stores each bit of data in a separate capacitor within an integrated circuit. Since real capacitors leak charge, the information eventually fades unless the capacitor charge is refreshed periodically …   Wikipedia

  • CAS Latency Time — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • Column Access Strobe Latency Time — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”