Übersetzungspuffer

Prinzipschaubild einer MMU mit TLB

Der Begriff Übersetzungspuffer oder englisch Translation Lookaside Buffer (TLB, vgl. auch Cache) bezeichnet eine funktionale Einheit der Speicherverwaltung (MMU) eines Prozessors.

Wenn virtueller Speicher verwendet wird, müssen die virtuellen in physische Adressen umgerechnet werden. Dabei wird die virtuelle oder logische Adresse beim x86 in drei Arbeitsschritten mit Hilfe der Segment- und der meist baumartig organisierten Seitentabelle zur physischen Adresse umgerechnet, andere Prozessoren (ARM, PowerPC, MIPS etc.) arbeiten ähnlich. Diese zeitintensive Rechenarbeit wird aus Performancegründen im TLB gepuffert. Der TLB kann eine begrenzte Menge dieser Referenzen halten (üblicherweise im Bereich von 64 bis 128 Einträgen) und kann die Ausführung von Speicherzugriffen deutlich beschleunigen. Dies wird über assoziative Ordnungsregister realisiert, die parallele Zugriffe erlauben. Durch seinen Aufbau ist der TLB pro Eintrag sehr teuer.