- Cx486DLC
-
Die Cyrix Cx486DLC war 1992 eine der ersten CPUs von Cyrix (Cx486-Reihe) und sollte als "großer Bruder" des Cx486SLC den Intel-Chips i486SX und i486DX Konkurrenz bieten.
Inhaltsverzeichnis
Cx486DLC & Cx48SDLC
Gemeinsamkeiten
- Texas Instruments verkaufte auch von dieser CPU eine eigene Version mit dem Namen TI486SXL. Wie beim Cx486SLC besaß diese CPU 8 KB L1-Cache statt den originalen 1 KB.
- Hybrid-CPU: Eigenschaften einer aktuellen CPU, aber sockel-kompatibel zum Vorgänger.
- Befehlssatz des 80486
- kein integrierter mathematischer Koprozessor
- kann einen externen mathematischen Koprozessor benutzen
- Taktfrequenzen: 25, 33 und 40 MHz
Unterschiede
- Volle 32-Bit (keine Bus-Beschränkung auf 16-Bit)
- Leistung bei 33MHz vergleichbar mit 486SX bei 25 MHz
Geschichte
Der Cyrix Cx486DLC wurde 1992 eingeführt. Der Erfolg bei großen OEMs war bescheiden, der Prozessor war aber unter Enthusiasten dafür bekannt mit einem Intel 486SX-25 konkurrieren zu können (ähnlich wie der AMD 386DX-40). Er wurde deswegen manchmal als geringfügig schnellerer Ersatz für eine 80386 CPU verwendet. Als die Preise der Intel-CPUs fielen, wurde es für Cyrix schwierig, die DLC und SLC-Chips konkurrenzfähig zu halten und führte deshalb im September 1993 den pinkompatiblen Cx486DRx² ein.
Cx486DRx²
Der Cx486DRx² war eine verbesserte Version des Cx486DLC und lief nun intern – ähnlich wie der i486DX2 – mit der doppelten Taktfrequenz. Damit waren nun Taktraten bis 66 MHz möglich und diese CPU wurde deshalb meistens zum Aufrüsten älterer 80386-PCs benutzt.
Modelldaten
Cx486DLC
- Codename: M5
- Verkauft als: Cyrix Cx486DLC & Texas Instrument TX486DLC
- L1-Cache: 1 KB (unified)
- L2-Cache: abhängig vom verwendeten Mainboard bzw. Chipsatz
- Sockel für 80386 CPUs mit einem Front Side Bus von 16 bis 33 MHz
- Betriebsspannung (VCore): 5,0V
- Erscheinungsdatum: Juni 1992
- Fertigungstechnik:
- Die-Größe: ? mm² bei 0,6 Millionen Transistoren
- Taktraten: 20, 33 und 40 MHz
Cx486DRx²
- Codename: M5
- Verkauft als: Cyrix Cx486DRx²
- L1-Cache: 1 KB (unified)
- L2-Cache: abhängig vom verwendeten Mainboard bzw. Chipsatz
- Sockel für 80386 CPUs mit einem Front Side Bus von 16 bis 33 MHz
- Betriebsspannung (VCore): 5,0V
- Erscheinungsdatum: September 1993
- Fertigungstechnik:
- Die-Größe: ? mm² bei 0,6 Millionen Transistoren
- Taktraten: 33 bis 66 MHz
Siehe auch
Wikimedia Foundation.