- Globalverdrahtung
-
Floorplanning ist ein Begriff aus dem Bereich der Optimierung. Er wird heute hauptsächlich im Fachgebiet Leiterplattendesign und Chipentwurf verwendet. Er bezeichnet die geplante optimierte Verteilung von Funktionsgruppen oder Bauteilen in einem System, so dass die Verbindungs-, Transport- oder Signalwege ein Optimum annehmen.
Beschreibung
Das Optimierungsziel beim Floorplanning ist die Minimierung der Verbindungs-, Transport- oder Signalwege, meist zu dem Ziel einer möglichst hohen Geschwindigkeit der elektronischen Schaltung. Beispiele sind:
- Optimierung der Leitungsbahnen auf einer Leiterplatte
- Optimierung der Signalwege bei einem integrierten Schaltkreis auf einem Halbleitersubstrat
- Optimierung der Aufteilung der Maschinen in einer Halle einer Fabrik in Bezug auf den Ablauf einer Produktionslinie (hier kommt der Begriff auch her)
- Optimierung der Aufteilung der Regale und Waren auf den Regalen in einer Verkaufseinrichtung
Beim Chipentwurf unterscheidet man Floorplanning in frühen und späten Entwurfsphasen. Nach Verhaltens- und Strukturentwurf leitet Floorplanning die Layoutsynthese ein. Wesentliche Floorplanning-Aufgaben sind die Festlegung der Formen und der Anordnung der Schaltungsblöcke (Planung der Blockformen und der -positionen) und die Signalbelegung deren (Außen-)Anschlüsse.
Stellenweise wird auch die Globalverdrahtung als Bestandteil des Floorplanning betrachtet. Dabei werden die Verdrahtungsflächen und die Zuordnung von Netzsegmenten zu diesen festgelegt. Dieses geschieht mittels Graphenalgorithmen, zum Beispiel mittels Dijkstra-Algorithmus oder Steinerbaumalgorithmen. Die Aufgabe ist dabei vor allem die Minimierung der Gesamtnetzlänge, Minimierung der Gesamtfläche, Minimierung der maximalen Pfadverzögerungszeit oder Kombinationen dieser Kriterien.
Da viele dieser Teilaufgaben np-vollständig sind, ist das Auffinden optimaler Lösungen in angemessener Rechenzeit nicht möglich und es werden Approximationsalgorithmen und heuristische Algorithmen verwendet.
Literatur
- M. F. Anjos, A. Vannelli: An Attractor-Repeller approach to floorplanning. In: Mathematical Methods of Operations Research (ZOR). 56, Nr. 1, 2002, S. 3-27 (doi:10.1007/s001860200197).
- Manfred Schölzke: Timing-driven Floorplanning beim hierarchischen VLSI-Entwurf. Kovac, Hamburg 1999, ISBN 3-8300-0012-X.
- Silke Salewski: Floorplanning von vertikal integrierten Schaltungen unter Berücksichtigung der Temperaturverteilung. Hut, München 2005, ISBN 3-89963-250-8.
- Jens Lienig: Layoutsynthese elektronischer Schaltungen - Grundlegende Algorithmen für die Entwurfsautomatisierung. Springer, Berlin 2006, ISBN 3-540-29627-1.
Weblinks
Wikimedia Foundation.
