- Boundary Scan
-
Boundary Scan und Grenzpfadabtastung sind synonyme Begriffe für ein standardisiertes Verfahren zum Testen digitaler und analoger Bausteine in der Elektronik.
Heutzutage ist es üblich, die Verschaltung von Platinen mehr auf zusätzliche innere Verbindungsleitungen zu führen. Sogenannte Mehrlagenplatinen (engl. multilayer PCBs) können bis zu 20 solche Verdrahtungsebenen besitzen. Außerdem werden Integrierte Schaltungen (IS) mit sehr vielen Pins häufig in Gehäusen geliefert, die einen mechanischen Zugriff unmöglich machen, da sämtliche Anschlüsse unter dem Gehäuse verborgen sind. Es war also notwendig, Leiterplatten ohne direkten physischen Zugang zu prüfen, wie es zum Beispiel bei einem In-Circuit-Test notwendig ist. Das als Boundary Scan bekannte Verfahren wurde vorwiegend in Europa (Philips) entwickelt und ist inzwischen international genormt.
Die Boundary Scan-Methode verwendet zusätzliche Zellen (Latches), mit deren Hilfe Signale über vordefinierte Pfade von außen in die zu testende Schaltung injiziert werden können. Im Normalbetrieb sind die Latches passiv, im Testbetrieb werden sie dem Verfahren entsprechend aktiv gesteuert.
Um die Anwendung der Boundary Scan-Methode in einer integrierten Schaltung zu ermöglichen, werden (mindestens) an den Ein- und Ausgängen hochintegrierter Bausteine entsprechende spezielle Modifikationen eingebaut. Dabei ist an jedem Ein- oder Ausgang einer IS eine Boundary-Scan-Zelle eingebaut. Alle Zellen sind seriell zu einer Kette verknüpft, welche die gesamte I/O-Struktur der Integrierten Schaltung umfasst. Die IS besitzt mindestens vier eigens reservierte Steuerungs- und Daten-Pins. Dabei handelt es sich um Testdaten-Eingang (TDI) und –Ausgang (TDO), einen Test-Takt (TCK) und einen Test-Mode-Select-Anschluss (TMS) sowie den optionalen Test-Reset-Eingang (TRST). Diese Pins ergeben den Test Access Port (TAP). Hierbei handelt es sich um einen synchronen endlichen Automaten (engl. finite state machine, FSM) mit 16 möglichen Zuständen.
Über TDI/TDO werden die Testdaten weitergegeben. TMS dient zur Verteilung von Steuerbefehlen, welche individuell für jede Integrierte Schaltung den gewünschten Test-Modus einstellen. Mit der steigenden Flanke von TCK werden jeweils die externen Daten von TDI in die entsprechenden Register eingelesen. TRST dient zum initialisieren der FSM.
TDI- und TDO-Daten werden über eine Schiebe-Funktion in die Eingangs-Scan-Zellen (Scankette, siehe Scan Test) seriell ein- bzw. ausgeschoben. Wenn alle TDI-Daten eingetaktet sind, werden sie in die zu testende Schaltungs-Anordnung parallel ausgegeben. Das Antwort-Signal kann dann von den Ausgangs-Scan-Zellen erfasst werden und seriell ausgelesen werden. Die Scan-Zellen befinden sich meist an den I/O-Pins, welche dadurch umgangen werden können. Durch das Boundary-Scan-Prinzip vermeidet man das Kontaktieren einer großen Anzahl von Pins, und damit mögliche Kontaktfehler, und erreicht leicht (Teil)Schaltungen im Inneren eines Chips. Meist wird eine Vielzahl von Scanketten (scan chains) parallel betrieben.
Der JTAG-Standard IEEE 1149.1 legt die Spezifikationen des TAP-Busses sowie der Scan-Zellen fest. Dieser Standard wird durch den P1500-Standard zum Backplane-Testen ergänzt, um viele unterschiedliche Systeme in einer elektronischen Einheit über dieselbe Schnittstelle zu testen.
Funktionelle Erweiterungen
Über die reine Testfunktion hinausgehend bieten viele Speicherbausteine mit Boundary Scan über den TAP-Bus auch Möglichkeiten, den betreffenden Baustein in der Schaltung (engl. in-circuit) zu programmieren. Bei Mikroprozessoren können über die meist als JTAG-Schnittstelle bezeichnete Verbindung auch Diagnoseprogramme zum Debuggen und Fehlersuchen laufen. Damit ist der Einsatz spezieller und meist teurer In-Circuit-Emulatoren hinfällig. Alle diese Erweiterungen sind allerdings durch spezielle, meist nicht dokumentierte Befehle am TAP-Bus realisiert und sind stark hersteller- und bausteinspezifisch.
Integration
Jedes Testverfahren hat seine Grenzen bezüglich Testabdeckung und Fehlererkennung bzw. Diagnose. Hinzu kommt die zunehmende Komplexität aktueller und vor allem zukünftiger Baugruppen. Bauformen wie BGA, µBGA oder Flip Chip lassen kaum noch Möglichkeiten eines mechanischen Zugriffs zu. Um eine optimale bzw. maximale Testtiefe zu erreichen, ist es daher sinnvoll Prüfverfahren miteinander zu kombinieren. Boundary Scan kann als Option zur größeren Test- und Fehlerabdeckung in ATE-Systeme wie In-Circuit-Tester, Flying Probe Tester, MDA, Funktionstestsysteme oder AOI-Systeme integriert werden.
Weblinks
Wikimedia Foundation.
