Column Address Strobe Latency

Column Address Strobe Latency

Mit der Column Address Strobe Latency (kurz CL oder „CAS Latency“), auch Latenz-Zeit genannt, wird die Verzögerung zwischen der Adressierung in einem DRAM-Baustein und der Bereitstellung der an dieser Adresse gespeicherten Daten bezeichnet. Die CL gibt an, wie viele Taktzyklen der Speicherbaustein benötigt, um die während des CAS gelieferten Daten zu verarbeiten, bevor er weitere Befehle entgegennehmen, bzw. das Ergebnis mitteilen kann. Je höher der CL-Wert, desto mehr Taktzyklen werden für die Verarbeitung benötigt, womit auch die davon abhängende Verzögerung größer wird.

Die beschleunigende Wirkung von geringeren CL-Timings wird jedoch gewöhnlich überschätzt. Sie liegt im Allgemeinen unter 5 % und gilt damit als für den Anwender nicht wahrnehmbar. Trotzdem sind viele Kunden bereit, für derartige Module Aufpreise von 100 % und mehr zu bezahlen. Die enttäuschende Beschleunigungswirkung lässt sich hauptsächlich durch die immer wirksameren und größeren Caches auf den Prozessoren erklären, die bereits ca. 90–95 % aller Zugriffe abfangen.[1] Außerdem ist zu beachten, dass es auch andere Latenzen gibt, die einen Einfluss auf die Performance haben.

Einzelnachweise

  1. „Zellenrennen“ c’t 8/06, Seite 210 ff.

Weblinks


Wikimedia Foundation.

Игры ⚽ Поможем написать курсовую

Schlagen Sie auch in anderen Wörterbüchern nach:

  • Column Access Strobe Latency Time — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • Column Address Strobe — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • Column Address Strobe — Le CAS (Column Address Strobe temps d accès à une colonne) est un délai d accès dans les étapes de la synchronisation de la mémoire vive d un ordinateur. C est un paramètre à prendre en compte lorsque l on souhaite acheter de la mémoire vive RAM… …   Wikipédia en Français

  • Row Address Strobe — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • Latency — Mit der Column Address Strobe Latency (kurz CL oder „CAS Latency“), auch Latenz Zeit genannt, wird die Verzögerung zwischen der Adressierung in einem DRAM Baustein und der Bereitstellung der an dieser Adresse gespeicherten Daten bezeichnet. Die… …   Deutsch Wikipedia

  • CAS Latency Time — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • SDRAM latency — refers to the delays incurred when a computer tries to access data in SDRAM. SDRAM latency is often measured in memory bus clock cycles. Because a modern CPU is much faster than SDRAM, the CPU has to wait for a relatively long time for a memory… …   Wikipedia

  • CAS-Latency — Mit der Column Address Strobe Latency (kurz CL oder „CAS Latency“), auch Latenz Zeit genannt, wird die Verzögerung zwischen der Adressierung in einem DRAM Baustein und der Bereitstellung der an dieser Adresse gespeicherten Daten bezeichnet. Die… …   Deutsch Wikipedia

  • CAS Latency — Mit der Column Address Strobe Latency (kurz CL oder „CAS Latency“), auch Latenz Zeit genannt, wird die Verzögerung zwischen der Adressierung in einem DRAM Baustein und der Bereitstellung der an dieser Adresse gespeicherten Daten bezeichnet. Die… …   Deutsch Wikipedia

  • Cas latency — Mit der Column Address Strobe Latency (kurz CL oder „CAS Latency“), auch Latenz Zeit genannt, wird die Verzögerung zwischen der Adressierung in einem DRAM Baustein und der Bereitstellung der an dieser Adresse gespeicherten Daten bezeichnet. Die… …   Deutsch Wikipedia

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”