Subthreshold Leakage

Bei subthreshold leakage (englisch, dt. ‚Unterschwellspannungsleckstrom‘) handelt es sich um einen so genannten Leckstrom in MOS-Transistoren, welche in aktuellen integrierten Schaltungen wie Prozessoren oder Mikrocontrollern verwendet werden.

Bedeutung bei fortschreitender Miniaturisierung

Eine charakteristische Größe eines MOS-Transistors ist die Länge des Gates. Es gilt, dass in digitalen Schaltungen, die in MOS-Technologien mit Gate-Längen größer als 0,25 µm realisiert wurden, so gut wie kein subthreshold leakage auftritt^[1]. Ist die Gate-Länge geringer (Stand 2008: 45 nm), steigt der subthreshold leakage in MOS-Transistoren jedoch exponentiell an. Dieser ungewollte Stromfluss führt zu einem Anstieg des Energieverbrauchs der integrierten Schaltungen. Studien^[2][3] sagen voraus, dass in aktuellen und zukünftigen Prozessoren die Leckströme bis zur Hälfte des Gesamtenergieverbrauchs verursachen.

Der MOSFET in digitalen Schaltungen

Schematischer Aufbau eines lateralen n-Kanal-MOSFET in Planar-Technologie

Ein normaler MOS-Transistor (siehe Abbildung) besteht im Wesentlichen aus zwei Elektroden (drain und source) und einer zusätzlichen, isolierten Steuerelektrode (gate). Liegen keine Spannungen an befindet sich der Transistor im thermodynamischen Gleichgewicht und die Ladungsträger bewegen sich im Wesentlichen nur durch Diffusion; unter Diffusion versteht man einen physikalischen Ausgleichsprozess bei dem insgesamt ein Teilchenfluss von einer hohen zu einer schwachen Konzentration, einzelne Teilchen können sich aber auch entgegen bewegen. Eine weitere Ursache für den Teilchentransport bildet die thermionische Emission^[4]. Ausgehend von einem selbstsperrenden n-Kanal-MOSFET fließt so im Idealfall kein Strom zwischen Drain und Source solange die Gate-Source-Spannung U_gs geringer ist als die Schwellspannung U_th. Bei Erhöhung der Gate-Source-Spannung (es gilt U_gs < U_th) sammeln sich immer mehr Elektronen an die Grenzfläche von Gate-Isolator und Halbleiter (zwischen Drain und Source) bis es zur Inversion und somit zur Ausbildung eines leitfähigen Kanals kommt.

In digitalen Schaltungen gibt es nur die beiden logischen Signale '0' und '1' welche über die Spannungslevel GND (=0 V) und VDD (Betriebsspannung) repräsentiert werden. Somit existieren in idealen digitalen Schaltungen nur zwei Zustände für die MOS-Transistoren:

1. Der MOS-Transistor ist gesperrt, d. h., es existiert kein Kanal zwischen Drain und Source und somit ist auch kein Stromfluss zwischen Drain und Source möglich
2. Der MOS-Transistor ist leitend, d. h., es existiert ein Kanal zwischen Drain und Source und somit ist auch ein Stromfluss zwischen Drain und Source möglich.

Weak inversion current in analogen MOS-Schaltungen

In analogen Schaltungen kann die Gate-Source-Spannung U_gs auch Werte zwischen GND und VDD einnehmen. Der Spannungsbereich, in dem sich die Gate-Source-Spannung zwischen Flachbandspannung^[5] und Schwellspannung befindet, wird als Subthreshold-Region bezeichnet. In diesem Bereich befindet sich das Gebiet zwischen Drain und Source in sogenannter schwacher Inversion (engl. weak inversion) und es liegt eine geringe Anzahl an freien Ladungsträgern vor. In der Subthreshold-Region bewegen sich die Ladungsträger hauptsächlich durch Diffusion anstatt durch eine Source-Drain-Spannung hervorgerufene Driftbewegung. In analogen Schaltungen wird dieser Source-Drain-Strom auch als weak inversion current bezeichnet. Dies zeigt, dass er im Gegensatz zu digitalen Schaltungen meistens erwünscht ist. Ferner kann in diesem Bereich der Source-Drain-Strom näherungsweise wie der Kollektorstrom eines Bipolartransistors mit homogen dotierter Basis berechnet werden. Der vorhandene Schichtaufbau (Source, Substrat, Drain) wirkt quasi wie ein npn-Bipolartransistor. Man erhält einen exponentiellen Zusammenhang zwischen Drain-Strom I_D und Gate-Source-Spannung (unterhalb der Schwellspannung):

$I_D \sim \mathrm e^{\frac{q(V_{gs}-V_{th})}{k_BT}}$

Die Subthreshold-Region von MOSFETs ist aus diesem Grund teilweise wichtig für analoge Schaltungen, die mit niedriger Spannung bzw. geringer Leistung funktionieren.

In den letzten Jahren wird diese Technik zunehmend auch für Digitalschaltungen eingesetzt. Ziele sind hier entweder sehr geringe Leistungsaufnahme (z. B. Funkknoten für Sensornetzwerke) oder hohe Performance durch die zum Teil sehr kleinen erreichbaren Verzögerungszeiten. Herausforderungen beim Entwurf sind hier vor allem die starken Einflüsse von Fertigungsschwankungen und die stark nichtlinearen Abhängigkeiten von Zell-Verzögerungszeit und -Leistungsaufnahme von Eingangs-Signalanstieg und Lastkapazität.

Probleme bei kleinen Strukturgrößen

Mit abnehmender Strukturgröße der MOS-Transistoren wird auch die Betriebsspannung reduziert. Dies basiert auf dem großen Einfluss der Betriebsspannung auf den Energieverbrauch der integrierten Schaltungen^[6]. Dies verringert jedoch die Schaltgeschwindigkiet der MOS-Transistoren und damit die Performance der integrierten Schaltungen^[1]. Um diesem Trend entgegenzuwirken, wird gleichzeitig auch die Schwellspannung U_th reduziert. Das führt jedoch dazu, dass die MOS-Transistoren mit Hilfe der digitalen Signale GND (NMOS-Transistor) bzw. VDD (PMOS-Transistor) nicht mehr vollständig gesperrt werden können. Das Gebiet zwischen Drain und Source befindet sich in diesem Fall in schwacher Inversion und durch das Anlegen eines elektrischen Feldes, d. h., die Drain-Source Spannung U_ds ist größer als 0 V, kommt zwischen Drain und Source zu einem Diffusionsstrom. Zusätzlich steigt auch der Einfluss der thermionischen Emission. Der aus diesen Effekten resultierenden Stromfluss wird bei digitalen Schaltungen als subthreshold leakage I_sub bezeichnet. Der Begriff leakage (dt. »Leckstrom«) weist darauf hin, dass es sich um einen ungewollten Stromfluss handelt.

Einen wesentlichen Einfluss auf den subthreshold leakage hat die Schwellspannung U_th. Je geringer diese ist, umso größer ist die Anzahl freier Ladungsträger innerhalb der schwachen Inversionsschicht. Dies führt zu einem exponentiellen Anstieg des Diffusionsstroms.

I_sub kann bestimmt werden mit:

$I_{sub} = k \cdot \frac{W_{eff}}{L_{eff}} \mathrm e^{ \frac{q \left(V_{gs}-V_{th} \right)}{s_{th}k_bT}} \left (1-\mathrm e^{-\frac{qV_{ds}}{ k_bT}} \right)$

mit

$k = \mu_0 \sqrt{ \frac{N_D q \epsilon_{Si}}{2\phi_{sub}}}\left (\frac{k_bT}{q} \right)^2$

Bedeutung der Formelzeichen:

• μ₀ … Ladungsträgermobilität
• W_eff … effektive Gate-Breite
• L_eff … effektive Gate-Länge
• N_D … Dotierung im Kanalgebiet
• Q … Spezifische Elektronenladung (1,602·10⁻¹⁹ C)
• $\epsilon_{Si}$ … Dielektrizitätszahl des Siliziums
• ϕ_sub … Oberflächenpotential des Substrats
• k_B … Boltzmannkonstante (1,381·10⁻²³ J/K)
• T … Temperatur
• s_th … Schwellspannungs-Schwingkoeffizient

Die effektive Gate-Länge L_eff sowie die effektive Gate-Breite W_eff sind geringer als die physikalischen Abmessungen des Transistors. Die Verringerung beruht auf den so genannten Kurzkanaleffekten, welche in MOS-Technologien mit Gate-Längen von kleiner als 0,25 µm auftreten.

Einzelnachweise

1. ↑ ^{a b} N. Weste, D. Harris: CMOS VLSI Design – A Circuits and Systems Perspective. 3. Auflage. Addison Wesley, 2005, ISBN 0-321-14901-7.
2. ↑ Y. S. Borkar: VLSI Design Challenges for Gigascale Integration. In: 18th Conference on VLSI Design, Kolkata, India, 2005
3. ↑ ITRS – International technology roadmap for semiconductors 2006 Update. Technischer Report, 2006.
4. ↑ Artikel zum Thema Thermionic emission current (englisch)
5. ↑ Artikel zum Thema Metal-Semiconductor Junctions (engl.)
6. ↑ Dimitrios Soudris, Christian Piguet, Costas Goutis (Hrsg.): Designing CMOS Circuits for Low Power. Springer, Berlin 2002, ISBN 1402072341.

Literatur

• S.M. Sze: Semiconductor devices. 2. Auflage. Wiley & Sons, 2002, ISBN 0-471-33372-7.
• T. A. Fjeldly, M. Shur: Threshold voltage modeling and the subthreshold regime of operationof short-channel MOSFETs. In: IEEE Transactions on Electron Devices. Nr. 40, 1993, S. 137–145.