Chipgehäuse

ICs in DIP-Gehäusen

Die Ummantelung eines (ungehäusten) Halbleiterchips (eines Die) inklusive der Anschlussstellen (Leads, Pins oder Balls) bezeichnet man als Gehäuse oder Package. Es existieren zahlreiche Variationen solcher Gehäuse, die sich in ihrer Form, den verwendeten Materialien, der Anzahl und Anordnung der Pins und anderen Eigenschaften unterscheiden, siehe auch Liste von Halbleitergehäusen.

Standards

Standardisiert sind die Chipgehäuse durch die JEDEC (früher: Joint Electron Device Engineering Council, heute: JEDEC Solid State Technology Association), dem Halbleiterstandardisierungsgremium der EIA (Electronic Industries Alliance). Grundsätzlich unterscheidet man bei elektronischen Bauteilen zwischen „durchsteckmontierbaren“ (Through Hole Technology – THT) und „oberflächenmontierbaren“ (Surface Mounted Technologys – SMT) Bauformen.(Surface Mounted Devices – SMD) bezieht sich dann auf ein Bauteil der vorgenannten Gruppe.

Funktion

Ein Gehäuse dient dazu, den Halbleiterchip auf einer Leiterplatte zu befestigen und die integrierte Schaltung auf dem Halbleiterchip mit der Schaltung der Leiterplatte zu verbinden. Hauptgründe sind zum einen der Schutz des Dies gegen Beschädigung. Zum anderen sind die unterschiedlichen geometrischen Abstände der elektrischen Anschlüsse auf einem Die und einer Leiterplatte zu überbrücken. Die Pads (Anschlüsse des IC Dies) werden mittels Gold-, Kupfer- oder Aluminiumdraht an ein Zwischenmaterial gebondet (angeschlossen). Dieses Zwischenmaterial ist ein gestanztes Kupferblech (Leadframe) oder eine kleine Leiterplatte, die in dieser Verwendung Substrat genannt wird. Neue Technologien verzichten auf Drähte und nutzen die Flip Chip Technologie. Der Anschluss an die Leiterplatte erfolgt schließlich über „Beinchen“ (Pins), die Teil des Leadframes sind, oder über kleine Lotkugeln (Balls).

Nach der Befestigung und Verdrahtung des ICs auf dem Zwischenmaterial wird er durch unterschiedliche Materialien (Kunststoff, Keramik, Metall) hermetisch gegenüber Umwelteinflüsse geschützt. Aus Kostengründen wird heute fast ausschließlich Kunststoff mittels Spritzguss benutzt. Dabei können je nach Typ des Halbleiters auch Öffnungen für Licht (im Fall von EPROMs zum Löschen, im Fall von LEDs oder Laserdioden für den Lichtaustritt) den Blick auf den Halbleiter freigeben. Diese Öffnungen sind in der Regel mittels durchsichtigem Kunststoff oder Quarzglas geschlossen, so dass der Halbleiter nicht direkt der Umwelt ausgesetzt ist. Ausnahme sind Sensoren, die definierte Öffnungen haben, um die Umwelteinflüsse (z. B. Druck, Licht etc.) zu messen.

Zur besseren Wärmeableitung des Chips haben einige Gehäuse Kühlkörper (Heatsinks) eingebaut (insbesondere bei Leistungstransistoren).

Die Pins

Das Raster der Pins wird als Pitch bezeichnet. Da die ersten ICs aus dem anglo-amerikanischen Sprachbereich kamen, waren die Maße auf Zoll-Basis. Das „Grundmaß“ war demzufolge das Zoll und für kleine Maße wurde meist das „mil“ verwendet (ein Tausendstel Zoll = 0,0254 mm oder 25,4 µm). Im Zuge der Internationalisierung setzen sich immer mehr die metrischen Maße durch, so dass typische Pitches heute bei z. B. 0,5 mm liegen.

Die Pins sind in der Regel an den seitlichen Kanten (z. B. DIL) oder der Unterseite (z. B. PGA) des Gehäuses platziert und haben die unterschiedlichsten Formen. Sie werden durch Löten mit der Leiterplatte verbunden, wobei die unterschiedlichen Formen die verschiedenen Lötarten unterstützen. Bauelemente im THT-Gehäuse werden üblicherweise nur auf der Bestückungsseite einer Leiterplatte platziert. Die bestückte Baugruppe wird dann durch Wellenlöten gelötet (die Unterseite der Leiterplatte wird über ein Lotbad gezogen, an dessen Ende das Bad durch eine Stauung eine Welle erzeugt, daher der Name). Durch ein zusätzliches Selektivlöten können THT-Bauelemente auch auf der zweiten Seite der Leiterplatte bestückt und gelötet werden. Dies ist jedoch mit einem zusätzlichen Fertigungsschritt verbunden.

Die SMD-Gehäuse können sowohl auf der Bestückseite als auch auf der Lötseite der Leiterplatte platziert werden. Anschließend werden die Bauelemente im SMD-Gehäuse auf beiden Seiten der Leiterplatte durch Reflow-Löten oder ein Dampfphasenlöten gelötet. Alternativ hierzu die SMD-Bauelemente durch Wellenlöten gelötet werden. Hierbei müssen die Bauelemente auf der Lötseite beim Wellenlöten durch das Lotbad gezogen werden. Dabei dürfen zum Einen die Bauelemente nicht zerstört werden und die Gehäuse müssen die Lötbadtemperatur aushalten. Zum Anderen dürfen die Pins durch das Lot nicht kurzgeschlossen werden. Hier sind die Pinformen und -abstände von entscheidender Bedeutung, so dass sich nur wenige SMD-Bauformen, bei denen die Abstände möglichst groß sind, für diese Art des Lötens eignen. ICs mit Pins auf allen vier Seiten des Gehäuses müssen beim Wellenlöten vorzugsweise diagonal zur Lötrichtung ausgerichtet sein, damit sich möglichst wenige Zinnbrücken bilden.

Manche Formen der Pins eignen sich auch dazu, das IC in eine Fassung zu stecken, so dass das IC nicht mehr gelötet werden muss. (Es muss aber immer noch die Fassung verlötet werden.)

Bei manchen Bauteilen (insbesondere leistungsfähige Mikroprozessoren) ist die Anzahl der Pins derart hoch, dass die Seiten nicht mehr ausreichen, um die Beinchen aufzunehmen. Deshalb haben moderne ICs häufig keine Pins mehr an den Seiten, sondern sie werden mittels Pins oder Lotkugeln an der Unterseite des Gehäuses auf der Leiterplatte befestigt. Bei den Lotkugeln funktioniert dies nur noch per Reflow-Löten. Bei den Pins an der Unterseite wird üblicherweise Wellenlöten eingesetzt.

Verschiedene Typen

Da die JEDEC-Bezeichnungen nicht sehr eingängig sind, haben sich in der Industrie einfachere Abkürzungen durchgesetzt, die man als Quasi-Standard bezeichnen kann. Dabei werden weitestgehend Akronyme benutzt, die die eigentliche Bauform beschreiben.

Anschlusskammbasierte Gehäuse (engl. lead frame based packages)

Bauformen für Through Hole Technology (THT)

TO

Transistor Single Outline: Verschiedene Gehäuse mit meist zwei bzw. drei Anschlüssen für Kleinleistungs- und Leistungshalbleiter (z. B. TO-220), es existieren auch SMD-Versionen

PFM

Plastic Flange Mount Package: Anschlüsse in einer Reihe unterhalb einer Befestigungslasche, Raster 5,08 bis 1,27 mm

SIP

Single In-Line Package, Gehäuse mit einer Anschlussreihe, meist im Raster 2,54 mm

ZIP

Zigzag Inline Package, Anschlüsse auf einer Seite im Zickzack, Gehäuse steht hochkant

CZIP

ZIP in Keramikgehäuse

DIL

Dual In-Line, Gehäuse mit Anschlüssen an zwei Seiten, meist im Raster 2,54 mm (=100 mil), die „Urform“ der Chipgehäuse

DIP

Dual In-Line Package, wie DIL

PDIP

Plastic Dual In-Line Package, wie DIP im Plastikgehäuse

SDIP

Shrink Dual In-Line Package, wie DIP mit kleineren Abmessungen, Raster 2,54 bis 1,27 mm

CDIP

Glass Sealed Ceramic Dual In-Line Package, wie DIP im Keramikgehäuse

CDIP-SB

Side-Braze Ceramic Dual In-Line Package, wie DIP im Keramikgehäuse

Bauformen für Surface Mounted Device (SMD)

TO bzw. DPAK

Transistor Single Outline: existiert auch als THT-Version, und wird für Leistungstransistoren benutzt (z. B. DPAK/TO252, D2PAK/TO263)

SOD

Small Outline Diode: Für Dioden

SOT

Small Outline Transistor: Für Transistoren

SOT23

3 mm × 1,75 mm × 1,3 mm

SOT223

6,7 mm × 3,7 mm × 1,8 mm mit 4 Anschlüssen, von denen einer als Heatsink verbreitert ist

DFP

Dual Flat Pack, Pins an beiden Längsseiten, Raster 0,65 mm

TFP

Triple Flat Pack, Pins an drei Seiten, Raster 0,8 mm

QFP

Quad Flat Package, Pins an vier Seiten, Raster 1,27 bis 0,4 mm, von diesem Grundtyp wurden verschiedene Derivate abgeleitet, die jeweils einen anderen Buchstaben als Präfix voranstellen:

LQFP

Low Profile Quad Flat Pack, wie QFP, dünnes Gehäuse

TQFP

Thin Quad Flat Pack, wie QFP, dünnes Gehäuse

VQFP

Very Thin Quad Flat Pack, wie QFP, sehr dünnes Gehäuse, Raster 0,8 bis 0,4 mm

HQFP

Thermally Enhanced Quad Flat Pack, wie QFP, thermisch verstärkt

MQFP

Metric Quad Flat Pack, wie QFP, Pins haben metrische Abstände

QFN

Quad Flat No Leads Package, auch als MLF Micro Lead Frame, oder als MFP für Micro lead Frame Package bezeichnet: Die Bezeichnungen umfassen eine ganze Familie von IC-Gehäusen. Es ragen die Pins nicht seitlich über die Abmessungen der Plastikummantelung hinaus, sondern sind nur von der Unterseite zugänglich, damit haben sie einen kleineren Platzbedarf;

VQFN

Very Thin Quad Flat pack No-leads, wie QFN, sehr dünnes Gehäuse

SOP

Small-Outline Package, meist im Raster 1,27 mm

SSOP

Shrink Small Outline Package, kleineres Raster als SOP, meist 0,65 mm, außerdem flacher

TSSOP

Thin Shrink Small Outline Package, flacher als SSOP

TSOP

Thin Small Outline Package, wie SOP, jedoch meist im Raster 0,635 bzw. 0,65 mm

HTSSOP

Heat-Sink Thin Small-Outline Package, wie TSOP, mit Pad zur Wärmeabfuhr oder Metallrücken

TVSOP

Thin Very Small-Outline Package, wie TSOP, dünneres Gehäuse

QSOP

Quarter-Size Small-Outline package, ebenfalls kleiner als SOP, i.d.R. im Raster 0,635 mm

VSOP

Very Small-Outline Package, wie SOP, kleineres Raster

HSOP

Thermally Enhanced Small-Outline Package, wie SOP, thermisch verstärkt

SOJ

J-Leaded Small-Outline Package, die Pins sind unter das Gehäuse gebogen, so dass sie für Sockel geeignet sind

JLCC

J-Leaded Ceramic or Metal Chip Carrier, wie SOJ

PLCC

Plastic Leaded Chip Carrier, wie SOJ

LPCC

Leadless Plastic Chip Carrier, wie PLCC

LCCC

Leadless Ceramic Chip Carrier, wie PLCC im Keramikgehäuse

Substratbasierte Gehäuse

Bauformen für Surface Mounted Device (SMD)

LGA

Land Grid Array, Package mit Kontaktflächen an der Unterseite

TVFLGA

Thin Very-Fine Land Grid Array, wie LGA, mit kleinerem Raster

PGA

Pin Grid Array, Package mit Pins an der Unterseite, sind die Pins versetzt angeordnet spricht man von einem Staggered Pin Grid Array (SPGA)

PPGA

Plastic Pin Grid Array, wie PGA im Plastikgehäuse

CPGA

Ceramic Pin Grid Array, wie PGA im Keramikgehäuse

OPGA

Organic Pin Grid Array, wie PGA im „organischen“ Kunststoffgehäuse

FCPGA

Flip-Chip Pin Grid Array

BGA

Ball Grid Array, Package mit kleinen Lotkügelchen an der Unterseite

FBGA

Fine Pitch BGA, BGA-Package mit verringertem Lötpunktabstand

CBGA

Ceramic Ball Grid Array, wie BGA im Keramikgehäuse

MAPBGA

Mold Array Process BGA

CSP

Chip Scale Package, besonders kleine Form des BGA

HSBGA

Heat Slug Ball Grid Array

CCGA

Ceramic Column Grid Array, höhere Zuverlässigkeit durch Zylinderförmige Anschlüsse statt Kugeln

Spezialformen

TCP

Tape Carrier Package Die mittels Bumps auf kupferkaschierter Folie

Galerie

• verschiedene Chipgehäuse
• 

  SIL9 TDA4601 mit Kühlblech

• 

  DIL28 UV ST6E15 1989

• 

  Piggyback40 Toshiba TLCS90 Family 1988

• 

  DIL18 Microchip PIC16F84

• 

  DIL28 Atmel AT90S2333

• 

  ZIP19(20) Toshiba DRAM 514256 1990

• 

  ZIP28 Toshiba VideoRAM 524256 1992

• 

  TO-5 Metallgehäuse, OPV 1979

• 

  PGA 6x86 IBM

• 

  PGA AMD

• 

  PGA 486DX2 AMD, geöffnet mit Blick auf den Die

• 

  CPGA und PPGA der Pentium-Familie

• 

  Power-DIP, Power-SO

• 

  BGA16 (NEC 78K0S) und SOT23-6 (Microchip PIC)

• 

  verschiedene SMD-Bauteile

• 

  SO20 UV ST6E20 1992

• 

  CRQFP80 UV erasable ST62E40 1993

• 

  TQFP216 AMD Am286LX/ZX (SoC)

• 

  bumped TQFP132 beim Intel i386SL

• 

  U80701 im CQFP-Gehäuse mit Träger.

• 

  PLCC20(28) IBM Memory 1991

• 

  PLCC68 80286 Siemens 1989

• 

  PLCC84 UV Cypress FPGA 1996

• 

  CLCC68: Intel R80C188XL. Links von oben und rechts von unten gesehen.

• 

  LGA775

• 

  CQFN44 Harris 82C55 1993

• 

  TQFP Leadframe

• 

  DIP16 Leadframe

• 

  EPROM-Die durch 'Bulleye'

• 

  80486-Die im geöffneten Gehäuse

• 

  SOT23 oder SC70 noch unverlötet in Lotpaste

• 

  diverse SMD-Bauteile (SO8 und DPAK)

• 

  Leiterplatte, Speichermodul bzw. SIMM (PLCC18)

• 

  BGA: Embedded Intel Pentium MMX

• 

  FBGA: Zwei CPLDs auf einem USB-Stecker

• 

  Plastic DIL64: Thomson TS68000 (= Motorola MC68000).

• 

  Ceramic DIL40: AMI S6800 (= Motorola MC6800)

• 

  Leiterplatte, Slot-A Athlon AMD

• 

  Intel Pentium als TCP-Version.

• 

  SOT23-6 Gehäuse

Weblinks

• Eprom-Gehäuseformen mit Bildern und Abmessungen
• Gehäuseformen auf Mikrocontroller-Wiki
• Gehäuse von TI: Nach verschiedenen Selektionskriterien (u. a. auch JEDEC)
• Gehäuse von National Semiconductor: Schöner Überblick, mit Bildern