HCT-CMOS

Complementary Metal Oxide Semiconductor (CMOS, dt. komplementärer Metall-Oxid-Halbleiter) ist ein Begriff aus der Elektronik.

CMOS-Bausteine sind Halbleiterbauelemente, bei denen sowohl p-Kanal- als auch n-Kanal-MOSFETs auf einem gemeinsamen Substrat verwendet werden. Die CMOS-Technologie stellt heutzutage die meistgenutzte Logikfamilie dar und wird hauptsächlich für integrierte Schaltkreise verwendet.

Technik

Inverter in CMOS-Technik

Das Grundprinzip der CMOS-Technik in der Digitaltechnik ist die Kombination von p-Kanal- und n-Kanal-Feldeffekttransistoren. Dabei wird die gewünschte Logikoperation zum einen in p-Kanal-Technik (als Pull-Up-Pfad) und zum anderen in n-Kanal-Technik (als Pull-Down-Pfad) entwickelt und in einem Schaltkreis zusammengeführt. Durch die gleiche Steuerspannung jeweils zweier komplementärer Transistoren (einmal n-Kanal, einmal p-Kanal) sperrt immer genau einer, und der andere ist leitend. Eine niedrige Spannung von ca. 0 V am Eingang (E) des Inverters entspricht dabei der logischen „0“. Sie sorgt dafür, dass nur die p-Kanal-Komponente Strom leitet und somit die Versorgungsspannung mit dem Ausgang (A) verbunden ist. Die logische „1“ entspricht einer höheren positiven Spannung (bei modernen Schaltkreisen > 1 V) und bewirkt, dass nur die n-Kanal-Komponente leitet und somit die Masse mit dem Ausgang verbunden ist.

Qualitative Darstellung der Verlustleistung in Abhängigkeit von Takt und Störabstand

Im Vergleich zur NMOS-Logik muss zwar immer die doppelte Anzahl von Transistoren auf einen Chip aufgebracht werden, da der Arbeitswiderstand der NMOS-Realisierung in CMOS durch einen p-MOS Transistor ersetzt wird. Der p-MOS-Transistor lässt sich aber leichter in ICs integrieren als ein Widerstand. Ein Widerstand produziert zudem unerwünschte Wärme, solange der Transistor leitend ist. Da auf Widerstände in der CMOS-Technik im Gegensatz zur NMOS-Technik verzichtet werden kann, entsteht ein Vorteil: Der Strom (von der Versorgungsspannung zur Masse) fließt nur im Umschaltmoment. (Bei der NMOS Realisierung besteht das Problem, dass sich im leitenden Zustand die starke Null (0) von unten gegenüber der schwachen Eins (H) von oben durchsetzen muss (vgl. IEEE 1164) und dadurch fortlaufend ein Strom von oben fließt, solange der Transistor leitend bleibt.) Die Stromaufnahme bzw. die Verlustleistung ist also – abgesehen vom wesentlich kleineren Kriechstrom – nur von der Umschalthäufigkeit (Taktfrequenz) und dem Störabstand abhängig. Aus diesem Grund werden die meisten digitalen ICs (Prozessoren, Arbeitsspeicher) zurzeit in dieser Technik hergestellt. Die Verlustleistung ist darüber hinaus linear von der Taktfrequenz und quadratisch vom Störabstand abhängig (siehe Grafik).

Bei analogen Anwendungen werden die hohe Integrierbarkeit und die kapazitive Steuerung genutzt, die die MOSFETs ermöglichen. Durch das Einsparen der Widerstände und die Benutzung von aktiven Lasten (Stromspiegel als Quellen oder Senken) können Rauschabhängigkeiten und andere unerwünschte Effekte auf ein Minimum reduziert werden. Durch die große Frequenz-Bandbreite der Bauteile bei hohen Integrationen können sehr breitbandige Schaltkreise erstellt werden.

Eigenschaften

Die Verlustleistung im Ruhezustand beträgt üblicherweise ca. 10 nW, die Verlustleistung beim Schalten liegt frequenz- und betriebsspannungsabhängig je nach Bautyp bei Standardbaureihen bei ca. 1 mW/MHz (integrierte Gatter: ca. 10 µW/MHz).

Im Gegensatz zu Logikbausteinen der TTL-Familie, die nur mit 5 V arbeiten, liegt die typische Betriebsspannung zwischen 0,75 und 15 V.

CMOS-Eingänge sind empfindlich gegenüber statischen Aufladungen und Überspannungen, weshalb vor CMOS-Eingänge, wenn technisch möglich, ein- oder zweistufige Schutzschaltungen (zum Beispiel Dioden gegen die beiden Betriebsspannungen) gesetzt werden. Weiterhin besteht bei CMOS-Schaltungen und bei Überspannungen an den Eingängen das Problem des sogenannten „Latch-Ups“.

Spezielle Arten

Inverter in BiCMOS-Technik

HCT-CMOS

Unter HCT-CMOS-Technik versteht man die Anpassung der CMOS-Transistorstruktur an die Eingangsspannungspegel der TTL-Schaltungstechnik bei voller Pin-Kompatibilität zu diesen, ein Austausch von TTL-Schaltkreisen mit HCT-CMOS-Schaltkreisen ist somit möglich.

BiCMOS

Unter der BiCMOS-Technik versteht man eine Schaltungstechnik, bei der Feldeffekttransistoren mit Bipolartransistoren kombiniert werden. Dabei werden sowohl der Eingang als auch die logische Verknüpfung in CMOS-Technik realisiert – mit den entsprechenden Vorteilen. Für die Ausgangsstufe werden aber Bipolartransistoren eingesetzt. Dies bringt eine hohe Stromtreiberfähigkeit mit sich und eine geringe Abhängigkeit von der kapazitiven Last. Dafür werden in Logikschaltkreisen üblicherweise zwei weitere Transistoren und zwei Widerstände in der Schaltung benötigt. Das Eingangsverhalten entspricht einem CMOS-Schaltkreis, das Ausgabeverhalten einem TTL-Schaltkreis.

Mit BiCMOS gelingt es weiterhin, Logikschaltungen mit leistungselektronischen Schaltungsteilen auf einem Chip zu vereinen. Beispiele sind Schaltregler, die direkt an der gleichgerichteten Netzspannung betrieben werden können.

Anwendungsgebiete

Die CMOS-Technik eignet sich durch ihren geringen Leistungsbedarf besonders für die Herstellung von integrierten Schaltungen. Diese finden Verwendung in allen Bereichen der Elektronik, zum Beispiel Digitaluhren oder in der Kfz-Elektronik. Außerdem werden mit ihr Speicherelemente, Mikroprozessoren und Sensoren (zum Beispiel Fotodetektoren in Form von CMOS-Sensoren für die Digitalfotografie oder Spektroskopie) gefertigt.

Sonstiges

In der PC-Branche hat sich (z. T. auch bedingt durch Missverständnisse und Ungenauigkeiten) der Begriff CMOS auch für das batteriegepufferte SRAM, in dem die BIOS-Parameter gespeichert werden, eingebürgert.

Zur Verdrahtung von CMOS-Bausteinen siehe: Thermokompressionsverfahren

Siehe auch

• HMOS
• PMOS

Weblinks

• Zahlreiche Applets für den Themenbereich Halbleiter (englisch)