Low Voltage Differential Signaling

Bei dem englischen Begriff Low Voltage Differential Signaling (LVDS) handelt es sich um einen Schnittstellen-Standard für Hochgeschwindigkeits-Datenübertragung. LVDS ist standardisiert nach ANSI/TIA/EIA-644-1995. Er beschreibt die physikalische Schicht, nicht die darauf aufsetzenden Protokolle. Wichtige Merkmale sind:

• differenzielle Spannungspegel
• relativ geringe Spannungspegel (engl. low voltage)
• die Signale werden mit einer Konstantstromquelle erzeugt

Spannungspegel

Low voltage (niedrige Spannung) bedeutet, dass statt einer üblichen hohen (high voltage) Spannung für digitale Systeme von 5 V oder 3,3 V eine niedrigere Spannung verwendet wird. Dies hat mehrere Vorteile. Bei klassischen Schnittstellen wie EIA-422 ist eine relativ hohe Leistung notwendig, um die Ladung des Kabels zu ändern. Die dabei auftretenden Spannungsänderungen (hohes dU/dt) und hochfrequenten Lade- und Entladeströme (hohes di/dt) gehen einher mit hochfrequenten elektrischen (E-Feld) und magnetischen Feldern (H-Feld), welche starke elektromagnetische Störungen darstellen. Die hochfrequenten Umladungsströme sorgen zusätzlich auf den Stromversorgungsleitungen für Probleme. Die immer weitere Strukturverkleinerung moderner Halbleiter bringt zudem eine Herabsetzung der Versorgungsspannungen mit sich. Bei hohen Datenraten kommt man daher an einer Verkleinerung des Signalpegels nicht vorbei. LVDS arbeitet mit einem Spannungshub von 0,3 V. Differenzielle Signalübertragung bedeutet, dass zwei Leitungen verwendet werden und die Differenz der Spannungen für den Logikzustand ausschlaggebend ist. Bei LVDS beträgt der Unterschied 0,3 V, während die absolute Spannung bei ca. 1,2 V liegt. Ein Logikwechsel wird durch Umpolen der Leitungen erzeugt. Dies wird als symmetrische Signalübertragung bezeichnet. Die Signalpegel auf den Einzelleitern haben immer entgegengesetztes Vorzeichen.

Logikpegel ^[1]

Vee	VOL	VOH	Vcc	VCMO
GND	1,0 V	1,4 V	2,5–3,3 V	1,2 V

Funktionsprinzip

Einfache Lvds-Verbindung bestehend aus Sender, Empfänger und Abschlußwiderstand

Auf der Treiberseite erzeugt eine Konstantstromquelle einen Strom von 3,5 mA. Dieser wird, abhängig vom Logikpegel des Eingangssignals, zwischen den beiden Signalleitungen umgeschaltet. Dabei wird die jeweils andere Leitung mit dem Nullpegel verbunden. Auf Empfängerseite fließt der Strom durch einen Abschlusswiderstand von 100 Ω. Dieser Wert entspricht der Leitungsimpedanz, wodurch Reflexionen auf der Leitung verhindert werden. Der Signalstrom erzeugt im Empfänger eine Spannungsänderung von +350 mV zu −350 mV und umgekehrt.

Layout (Leiterbahnführung)

Die niedrigen Spannungspegel bewirken, dass LVDS-Signale gegenüber elektromagnetischen Störungen empfindlich sind. Ein geeignetes Layout kann der Störempfindlichkeit entgegenwirken.

Es empfiehlt sich Hin- und Rückleiter in großer Nähe zueinander zu führen, oder aber einen Leiter über einer Massefläche derart zu gestalten, dass sich durch die Geometrie und das Dielektrikum der Leiterplatte der Leitungswellenwiderstand einstellt. Durch die geringe Fläche, welche die dicht beieinander geführten Leiter aufspannen, kann auch ein nur geringer magnetischer Fluss eines elektromagnetischen Feldes eine Spannungsdifferenz als Gegentaktstörung auf die Leitung einprägen. Gegenüber Gleichtaktstörungen sind die Empfänger bei einer LVDS-Übertragung bis zu einem Volt tolerant.

Die eng beieinander geführten Leitungen bewirken auch eine nur geringe Abstrahlung des Gegentakt-Nutzsignals. Trotzdem können sich bei unzweckmäßiger Ausführung einer Schaltung auch entlang einer gut geführten Leitungsanordnung unerwünschte Gleichtaktsignale einstellen, die zur ungewollten Abstrahlung einer elektromagnetischen Welle führen. Diese lassen sich aber durch eine insgesamt EMV-gerechte Gestaltung der Schaltung und nicht nur durch die Leitungsführung beeinflussen.

Bei Übertragungsstrecken im GBit/s-Bereich sind Laufzeitunterschiede zwischen den Pfaden und eventuell auch zu anderen LVDS-Kanälen zu vermeiden. Gleiche Leiterlängen sind daher zu einer synchronen Signalübertragung erforderlich. Diese Bedingung kann ggf. mit mäandrierenden (geschlungenen) Leiterzügen erreicht werden.

LVDS wird z. B. für Ein- und Ausgangskanäle in FPGAs integriert. Hier geben Hersteller wie Xilinx die Leitungslängen innerhalb der Gehäuse als so genannte Flight-Time an. Die Bezeichnung suggeriert zwar eine Zeitangabe, es handelt sich aber um die Leitungslänge in mm.

Datenraten

Die maximale Datenrate einer LVDS-Schnittstelle hängt von der Kabelqualität ab. Mit Cat-5-Kabel UTP ist typischerweise eine Leitungslänge von etwa 2 m bei einer Datenrate von 200 MBit/s möglich. Nach dem derzeitigen Stand der Technik liegt die Grenze bei mehreren GBit/s.

Anwendung

Ein wichtiges Anwendungsgebiet von LVDS ist die digitale Ansteuerung von Flüssigkristallbildschirmen. Viele Computer-Hauptplatinen, die dafür bestimmt sind, zusammen mit der Anzeige in ein gemeinsames Gehäuse eingebaut zu werden, besitzen dafür oft zusätzlich oder statt dem sonst üblichen VGA bzw. DVI-Anschluss eine Buchse für einen per LVDS anschließbaren Bildschirm. LVDS-Signale werden von vielen Flüssigkristallbildschirmen als interner Signalstandard verwendet, so dass man aufwendige Wandler einsparen kann.

Auf der Computer-Seite ist die LVDS-Buchse und ihre Belegung nicht genormt, auf der Seite der Anzeige gibt es einige wenige gängige Buchsen und Signalbelegungen.

Geschichte

Ende 2010 wurde bekannt, dass AMD ab dem Jahr 2013 kein LVDS für LC-Displays mehr unterstützen will. VGA hingegen soll noch zwei Jahre länger unterstützt werden. In Zukunft wird man sich auf die Schnittstellen HDMI und DisplayPort konzentrieren.^[2]

Einzelnachweise

1. ↑ Interfacing Between LVPECL, VML, CML and LVDS Levels, abgefragt am 14. August 2011, engl.
2. ↑ Das Aus für VGA, dotnetpro, 10. Dezember 2010, Zugriff am 10. Dezember 2010

Weblinks

• Einführung zu LVDS (LVDS Owner's Mnaual) zum download (englisch)