LOCOS-Prozess

LOCOS, kurz für englisch Local Oxidation of Silicon (dt. »lokale Oxidation von Silicium«, ist in der Halbleitertechnik ein Verfahren zur elektrischen Isolation von Bauelementen (meist Transistoren). Dafür wird der Silicium-Wafer an ausgewählten Stellen maskiert und das freigelegte Silicium anschließend (lokal) oberflächennah oxidiert, so dass zwischen den Bauelementen ein Isolationsbereich aus Siliciumdioxid entsteht.

Hintergrund

Isolation von Bauelementen

Eines der Haupttriebkräfte der Mikroelektronik ist die stetig steigende Integration der Bauelemente, das heißt, sowohl die Bauelemente also auch die Räume dazwischen werden von Generation zu Generation kleiner. Diese zunehmende Verkleinerung führt neben herstellungsbedingten Problemen auch zu elektrischen Problemen, wie beispielsweise das Übersprechen von Signalen auf Leiterbahnen oder steigende Leckströme aufgrund des geringeren Isolationsabstandes. Diese Problematik hat in der Entwicklungsgeschichte zu verschiedenen Isolationstechniken und deren Anwendung bei integrierten Schaltungen geführt, wie der LOCOS-Technik.

Vor der Entwicklung der Planar-Technik (vgl. Planarprozess) wurden Transistoren und Dioden üblicherweise als Mesabauelemente (vgl. Mesatransistor) gefertigt. Trotz der relativ weit voneinander entfernten und quasi freistehenden Bauelemente (auf einem Substrat) war schon damals die Reduzierung der relativ großen oberflächlichen Leckströme, beispielsweise verursacht durch Grenzflächenladungen, eine der wichtigen Herausforderungen. Bereits 1959 stellte eine Arbeitsgruppe um M. M. Atalla eine Technik vor, bei der diese Leckströme durch ein thermisches gewachsenes Siliciumdioxid (auf einem Silicium-Substrat) drastisch reduziert werden konnten.^[1]

Der Planar- und der Planox-Prozess

Die Entdeckung der (elektrischen) Oberflächenpassivierung führte wenige Jahre später auch zum industriellen Einsatz dieser Technik.^[2] Dabei wurde auf dem mittlerweile standardmäßig eingesetzten Silicium-Substrat (Silicium-Wafer) ein ganzflächiges Feldoxid aufgebracht (Thermische Oxidation). Um die gewünschten Transistor- und Diodenelemente zu fertigen, wurde das Oxid anschließend an entsprechenden Stellen nasschemisch geätzt (strukturiert), so dass das Silicium-Substrat für die Diffusion- oder Implantation-Prozesse zugänglich ist. Diese Vorgehensweise hat jedoch einige entscheidende Nachteile. An den bei der Strukturierung des Oxids entstehenden Stufen (damals im Bereich von 1,5 µm) kann sich beispielsweise Fotolack, der bei der fotolithografischen Strukturierung für nachfolgende Prozessschritte genutzt wird, ansammeln und so das Auflösungsvermögen verringern. Da das nasschemische Siliciumdioxidätzen ein isotroper Ätzprozess ist (die Ätzung ist in alle Raumrichtungen gleich) sind Lackmaskenanpassungen als Ausgleich für die Unterätzungen notwendig. Ein weiteres Problem ist die begrenzte Konformität der Metallisierung an den Stufenkanten. Dadurch treten Leiterbahneneinschnürungen auf und die damit verbundene lokale Erhöhung der Stromdichte führt zu Schäden und einer vorzeitigen Alterung durch Elektromigration (das damals als Leitbahnmaterial verwendete Aluminium ist für Elektromigration auch relativ „anfällig“). Um die Packungsdichte der mikroelektronischen Schaltungen weiter zu erhöhen, also möglichst viele Bauelemente auf möglichst geringer Fläche unterzubringen, war es notwendig, eine möglichst glatte Topografie zu erreichen, das heißt, die Stufen und Unebenheiten zu vermeiden bzw. zu reduzieren.

Eine erste Verbesserung zeigte der von F. Morandi 1969 vorgestellte „Planox“-Prozess^[3][4]. Dabei wurde bereits der Umstand ausgenutzt, dass eine Siliciumnitridschicht das darunter befindende Siliciumsubstrat vor der Oxidation schützt. Beim Planox-Prozess wurde daher zunächst eine Siliciumnitridschicht ganzflächig auf dem Siliciumwafer abgeschieden, anschließend fotolithografisch strukturiert und das Nitrid geätzt. Danach folgte die Oxidation des Wafers in einem Ofen, bis das Oxid in den unmaskierten Bereichen etwas über die Höhe der Nitridschicht gewachsen ist. Nun wurde das Nitrid mit heißer Phosphorsäure selektiv geätzt, um die Bereiche freizulegen in denen sich später die aktiven Gebiete der Transistoren befinden. In einem zweiten Oxidationschritt wurde nun auch dieser Bereich auf das Niveau der Isoslationsbereiche gebracht, dies ist möglich da die Oxidschicht bei dünneren Schichtdicken deutlich schneller wächst. Mit diesem Prozess konnten Bauelemente hergestellt werden bei denen das ca. 2 µm dicke Oxid weitgehend im Siliciumsubstrat lag und die höchste Stufe nur ungefähr 0,5 µm betrug.

Dennoch brachte erst die 1970 von Appels et al.^[5] vorgestellte Technik der lokalen Oxidation von Silicium (LOCOS) den Durchbruch. Die LOCOS-Technik ist dem Planox-Prozess sehr ähnlich und schafft diesen Einschränkungen des Planarprozesses Abhilfe, indem auch die Übergänge zwischen den Schichten weniger abrupt ausgeführt wurden.

Verfahren

Bei der LOCOS-Technik wird ein zur Planox-Technik entgegengesetzter Ablauf genutzt. Dabei werden die Bereiche freigelegt, in denen sich das spätere Isolationsoxid befinden soll. Als Maske für den (strukturierten) Oxidationsprozess dient eine Siliciumnitridschicht (Si₃N₄-Schicht), die mit den gewöhnlichen Ätztechniken strukturiert wird. Im Vergleich zu Silicium verläuft die Oxidation von Siliciumnitrid um einige Größenordnungen langsamer, so dass hier quasi keine Beeinflussung durch den Oxidationsprozess stattfindet. Die Hochtemperaturbelastung durch den Oxidationsprozess führt zu Verspannungen zwischen dem Siliciumsubstrat und der Siliciumnitridmaske, daher ist eine Zwischenschicht aus Siliciumoxid (Padoxid genannt) notwendig, um die Verspannungen zu entschärfen und so ein Abplatzen der Nitridschicht zu verhindern.

Prozess

Prozessschritte der LOCOS-Technik

Ein typischer LOCOS-Prozess setzt sich aus den nachfolgenden Schritten zusammen:

1. Vorbereitung der Siliciumsubstrate: Dazu zählt üblicherweise die Entfernung von Partikeln und organischen Verunreinigungen (vgl. RCA-Reinigung)
2. Abscheidung einer dünnen Siliciumdioxidschicht (10–20 nm): Sie dient als Puffer gegen mechanische Verspannungen. Diese treten zwischen dem Siliciumsubstrat und der Siliciumnitridschicht (Maske, siehe 3.) durch den höheren thermischen Ausdehnungskoeffizienten und der hohen Temperaturbelastung durch den thermischen Oxidationsprozess auf. Dies würde unter anderem zu Kristallbaufehlern führen. Die Oxidschicht wird daher auch Pad- oder Puffer-Oxid genannt und durch einen CVD-Prozess aus der Gasphase abgeschieden (vgl. TEOS-Oxid).
3. Abscheidung einer Siliciumnitridmaske (100–200 nm), die durch den Oxidationsprozess chemisch kaum beeinflusst wird und die maskierten Bereiche vor der Oxidation schützt. Die Herstellung erfolgt im Allgemeinen über einen LPCVD-Prozess.
4. Fotolithographische Strukturierung und Ätzen der Nitrid- und Oxidschicht, so dass das Siliciumsubstrat für den Oxidationsprozess zugänglich ist
5. Thermisches Aufwachsen von SiO₂ auf Silicium in den nicht maskierten Bereichen. Die thermische Oxidation ist im engeren Maß keine Beschichtung sondern eher eine Schichtmodifikation. Dabei reagiert Sauerstoff mit dem reinen Siliciumsubstrat zu Siliciumdioxid. Zwei Effekte sind wesentlich: zum einen wird dabei Silicium „verbraucht“, sodass die entstehende Oxidschicht (zum Teil) sozusagen in das Substrat wächst, zum anderen kommt es durch die starke Einlagerung von Sauerstoff und Kristallmodifizierung zu einem Volumenwachstum, sodass ca. 55 Prozent der gewünschten Oxidschichtdicke im vorherigen Siliciumsubstrat liegt. Ein weiterer Effekt ist die seitliche Sauerstoffdiffusion unter die nitridmaskierten Bereiche (vgl. Vogelschnabel).
6. Entfernung der Nitridmaske durch nasschemisches Ätzen mit Phosphorsäure bei 150–175 °C. Anschließend kurzes Ätzen des Pad-Oxids mit gepufferter HF-Lösung (engl. buffered oxide etch, BOE). Durch die Oxidätzung wird weiterhin der Übergang weiter eingeebnet und die Ausdehnung des Vogelschnabels verringert.

Vor- und Nachteile

Im Vergleich zu der vorher eingesetzten Planox-Technik hat die LOCOS-Technik einige entscheidende Vorteile. Bei LOCOS werden die scharfen Kanten und Stufen in der Topografie der Oberfläche deutlich reduziert. Dies erlaubt einen verbesserten Fotolackauftrag in nachfolgenden Prozessen und eine bessere Konformität der metallischen Leitbahnen (wesentlich geringere Einschnürungen). So konnten die minimal herstellbaren Strukturengrößen gegenüber der damals herkömmlichen Planartechnik reduziert werden (bis ca. 1 µm).

Durch das Wachstum des Oxids während der thermischen Oxidation in die Tiefe, ragt die isolierende Oxidbarriere deutlich in das Substrat, was das Übersprechen der benachbarten Transistoren behindert, das heißt, die elektrische Isolation der aktiven Bauelemente auf dem Substrat wird verbessert

Mittlerweile werden diverse Weiterentwicklungen des ursprünglichen LOCOS-Prozesses in der Industrie eingesetzt, die die parasitären Effekte verringern und eine höhere Integration der Schaltkreise ermöglichen (siehe Abschnitt Weiterentwicklungen). Des Weiteren wird heutzutage (2000er-Jahre) größtenteils eine alternative Technik der Grabenisolation (engl. shallow trench isolation, STI, oder auch engl. box isolation technique) eingesetzt. Dabei werden tiefengeätzte Gräben im Silicium mit Siliciumoxid aufgefüllt (TEOS-CVD). Dies ist mit dem thermischen Oxid der LOCOS-Technik nicht möglich, da die Volumenänderung während des Oxidwachstums zu hohe mechanische Spannungen im Graben erzeugt und zu Defekten führt. Die Grabenisolation erlaubt im Vergleich zu LOCOS-Technik eine deutlich bessere seitliche Isolation (auch in tiefere Regionen) und ist zudem noch platzsparender herzustellen, was wiederum eine höhere Packungsdichte ermöglicht.

Vogelschnabel

Vogelschnabel nach einem normalen LOCOS-Prozess

Wie schon in der kurzen Prozesszusammenfassung erwähnt, wächst das Siliciumdioxid während der thermischen Oxidation auch unter den Rand der eigentlich maskierten Bereiche. Ursache dafür ist die isotrope (daher auch seitliche) Sauerstoffdiffusion sowohl im LOCOS-Oxid als auch im Pad-Oxid. Es entsteht eine für den LOCOS-Prozess charakteristische Oxidstruktur, deren Rand bis zu einem Mikrometer unter der Nitridschicht ausläuft und aufgrund ihres Profils Vogelschnabel (engl. bird’s beak) genannt wird.

Bei fortschreitender Oxidation kommt es durch das Wachstum der Oxidschicht an den Kanten der maskierten Bereiche zu einer Verbiegung (vom Substrat weg) der Nitridmaske. Da bei einem direkten Kontakt zwischen Silicium und Siliciumnitrid (aufgrund der unterschiedlichen Gitterabstände) die mechanischen Verspannungen während des Prozesses zu groß wären – die Nitridschicht würde durch die Verbiegung abplatzen – ist das Pad-Oxid als Puffer notwendig.

White-Ribbon- bzw. Kooi-Effekt

Reaktionspfade beim White-Robbon-Effekt während eines normalen LOCOS-Prozesses

Der White-Ribbon- bzw. Kooi-Effekt (nach E. Kooi einem Mitentwickler der LOCOS-Technik) ist ein parasitärer Effekt (im klassischen LOCOS-Prozess). Er beschreibt die Entstehung einer dünnen Siliciumnitridschicht zwischen dem Pad-Oxid und dem Siliciumsubstrat im auslaufenden Gebiet des Vogelschnabels. Diese zeichnet sich bei Untersuchungen mit einem Helllichtmikroskop als weißliches Band ab (engl. white ribbon)

Die Ursache liegt im thermischen Oxidationsprozess. Aufgrund des schnelleren Wachstums und der etwas besseren Schichtqualität wird standardmäßig in einer mit Wasserdampf angereicherten Atmosphäre (sogenannte nasse Oxidation, im Gegensatz zur trockenen Oxidation in sauerstoffreicher Atmosphäre) bei Temperaturen über 1100 °C durchgeführt. Durch die geringfügige Oxidation der Siliciumnitridschicht auf der Pad-Oxidseite, aufgrund einer Unterdiffusion von Hydroxidionen (OH⁻). Dabei entsteht mit dem vorhandenen Wasserstoff Ammoniak.

$\mathrm{Si_3N_4 + 6\ OH^- \rightarrow 3\ SiO_2 + 2\ NH_3+N_2}$

Ammoniak diffundiert durch das Pad-Oxid zum Siliciumnitrid, wo aufgrund der hohen Temperaturen eine thermische Nitridation des Siliciums stattfindet.

Der Effekt tritt, wie erwähnt, nur im Bereich des Vogelschnabels auf, da hier die Oxidationsrate des Siliciums niedrig und der Diffusionsweg des Ammoniaks kurz ist. Im Hinblick auf den Gesamtprozess der Schaltkreisherstellung muss diese Nitridansammlung vor dem folgenden Oxidationsschritt für das sogenannte Gate-Oxid (u. a. Dielektrikum beim MISFET) entfernt werden, da sie das Oxidwachstum behindert bzw. verhindert.

Weiterentwicklungen

Der Vogelschnabel- und der White-Ribbon-Effekt sowie die nicht mehr ebene Topographie nach der Oxidation sind die wesentlichen Nachteile der Standard-LOCOS-Technik. Aus diesem Grund wurde die Weiterentwicklungen schnell vorangetrieben und zahlreiche Varianten entwickelt, um durch eine abgewandelte Prozessfolge ein oder mehrere dieser Nachteile reduzieren. Die wichtigsten Weiterentwicklungen sind:^[6][7]

1. semi recessed LOCOS und fully recessed LOCOS
2. SPOT (engl. self-aligned planar oxidation technology, auch super planar oxidation technology)
3. SILO (engl. sealed interface local oxidation)
4. Polysilicium gepuffertes LOCOS
5. SWAMI (engl. side wall mask isolatated)^[8]
6. FUROX (engl. FUlly Recessed Oxide)^[9]

Fully-recessed LOCOS

Schematische Darstellung des Fully-recessed-LOCOS-Prozess’

Der Fully-recessed-LOCOS-Prozess^[10] (engl. fully recessed, dt. ‚voll zurückgesetzt‘) ist eine vergleichsweise einfache Möglichkeit die Oberflächentopografie weiter einzuebnen und das Feldoxid tiefer in das Substrat einzubringen. Dazu wird nach der Strukturierung des Padoxid-Nitrid-Schichtstapels das Siliciumsubstrat zurück geätzt. Dabei entstehen Gräben im Silicium, deren Tiefe ungefähr 50 % späteren Feldoxiddicke beträgt. Für die Ätzung gibt es unterschiedliche Varianten, sie kann beispielsweise nasschemisch isotrop (mit Salpetersäure-Fluorwasserstoffsäure-Lösung), nasschemisch anisotrop (mit einer Kaliumhydroxid-Lösung) oder per Trockenätzen erfolgen. Anschließend folgt der thermische Oxidationsschritt, wobei das Oxid wiederum 45 % in das Siliciumsubstrat und zu 55 % nach oben wächst. Dabei füllt es den geätzten Graben auf und es entsteht eine relativ ebene Oberfläche.

Der Hauptvorteil des Fully-recessed-LOCOS-Prozess’ sind die guten elektrischen Isolationseigenschaften (z. B. niedriger Leckstrom im Aus-Zustand bei Feldeffektransistoren), die vor allem aus der größeren Isolationslänge, das heißt die Länge der Si-SiO₂-Grenzfläche von einem aktiven Gebiet zum nächsten, resultiert. Nachteilig ist eine etwas vergrößerte Länge des Vogelschnabels und der Bildung von „Vogelköpfen“ (engl. bird’s head) an den Seitenbereichen. Letzteres stellt eine erhöhte Topographie dar und kann wiederum zu Komplikationen beider Stufenüberdeckung während der Metallisierung führen.

SPOT-Technik

Die SPOT-Technik^[11] stellt eine Möglichkeit dar, auf Basis des Standard-LOCOS-Verfahrens eine sehr ebene Topografie nach der Oxidation zu erhalten. Im Wesentlichen wird dazu der LOCOS-Prozess doppelt durchgeführt.

Zunächst wird nach der Feldoxidation das Feldoxid wieder vollständig durch nasschemisches Ätzen entfernt. Durch die Wahl eines geeigneten Ätzers mit hoher Ätzselektivität zwischen Siliciumoxid und Siliciumnitrid bleibt dabei das Maskierungsnitrid quasi unverändert. Nach der Ätzung erfolgt eine kantenkonforme ganzflächige Nitridabscheidung, das heißt, die Nitridschicht überall gleich dick, auch in den Bereichen der nach der Ätzung frei liegenden Unterseite des durch den Vogelschnabel hochgedrückten Maskennitrids. Vor der Oxidation muss jedoch diese zweite Nitridschicht wieder großflächig entfernt werden. Einzig an den Rändern des bei der ersten Oxidation entstandenen Vogelschnabels soll sie die Diffusion unter das Maskennitrid begrenzen, so dass sich der Vogelschnabel bei der folgenden Oxidation nicht weiter unter das Maskennitrid ausbreiten kann. Dieser anisotrope Ätzschritt erfolgt durch reaktives Ionenätzen des Nitrids. Nun folgt ein weiterer Oxidationsschritt bestehend aus einer kurzen Padoxidation und einer nassen thermischen Oxidation für das Feldoxid. Nachdem die erforderliche Schichtdicke erreicht wurde, können nun gemäß dem Standardprozess die Nitridschichten entfernt werden.

Als Endergebnis steht nun eine nahezu plane Waferoberfläche zur Verfügung, die jedoch weiterhin einen Übergangsbereich (Teil des Vogelschnabels) zwischen dem aktiven Gebiet und der Oxidationswanne aufweist. Auch treten weiterhin die parasitären Effekte (White-Ribbon-Effekt, etc.) auf. Durch die zusätzlichen Prozessschritte ist das Verfahren zudem wesentlich zeit- und kostenintensiver.

SILO-Technik

Die SILO-Technik^[12] (SILO = Sealed Interface Local Oxidation) wurde gezielt für die Unterdrückung des Vogelschnabels und des White-Ribbon-Effekts entwickelt.

Im Unterschied zum konventionellen LOCOS-Verfahren wird beim SILO-LOCOS-Verfahren die Oberfläche zunächst mit einer ca. 4–10 nm dünnen Schicht aus thermischen Siliciumnitrid (Si₃N₄) überzogen. Die thermische Nitridierung ist vergleichbar mit der thermischen Oxidation von Silicium. Sie erfolgt beispielsweise unter einer Ammoniakatmosphäre (NH₃) bei ca. 1200 °C. Dabei reagiert Silicium mit Ammoniak zu Siliciumnitrid und Wasserstoff (H₂)

$\mathrm{3\,Si + 4\,NH_3 \rightarrow Si_3N_4 + 6\,H_2}$

Die beim konventionellen LOCOS-Verfahren kritischen Spannungen in der Nitridschicht sind aufgrund der geringen Dicke zu tolerieren und beeinflussen die nachfolgenden Prozesse nicht negativ. Im zweiten Schritt wird das Nitrid mit einem Padoxid und einer dicken CVD-Nitridschicht überzogen. Anschließend erfolgt die Strukturierung des gesamten Schichtstapels mit einer Fotolackmaske und dem reaktiven Ionenätzen.

Die thermische Nitridschicht soll die Siliciumoberfläche während der Feldoxidation vor der Sauerstoffdiffusion unter die Strukturkanten schützen. Der relativ komplexe Aufbau der Maskierungsschicht ist notwendig, da die dünne Nitridschicht während der Feldoxidation vollständig oxidieren würde und somit allein nicht als Maske genutzt werden kann. Der Herstellungsaufwand erhöht sich durch eine zusätzlich erforderliche CVD-Oxidabscheidung nochmals und die Zahl der Prozessschritte steigt von XX auf XX + 2.

Die durch die SILO-Technik erreichten Eigenschaften sind gut, denn sowohl die Ausbildung des Vogelschnabels (Reduktion um bis zu 65 %) als auch des White-Ribbon-Effekts kann durch die Versiegelung mit der thermischen Nitridschicht gut unterdrückt werden. In Hinsicht auf die Topografie nach der Oxidation, bringt die SILO-Technik keine Vorteile gegenüber der konventionellem LOCOS-Verfahren, das heißt, es entsteht ebenfalls eine Stufe von ca. 55 % der Feldoxiddicke.

Um die Belastungen durch die thermische Nitridierung zu reduzieren, kann es alternativ durch ein LPCVD-Nitrid ersetzt werden. Dies ist möglich da sich zwischen der Siliciumoberfläche und dem Nitrid unvermeidlich ein natürliches Oxid als Padoxid befindet und als Haftvermittler dient.

Polysilicium-gepufferte LOCOS-Technik

Die Ausprägung des Vogelschnabels kann auch bei der konventionellen LOCOS-Technik durch die Verringerung der Schichtdicke des Padoxids bzw. der Erhöhung der Schichtdicke des Maskennitrids erreicht werden. Dies verursacht jedoch zusätzlichen mechanischen Stress bei der Oxidation und birgt die Gefahr, dass sich beispielsweise die Nitridschicht ablösen kann. Die Polysilicium-gepufferte LOCOS-Technik^[13][14] (engl. poly-buffered LOCOS, PBL) ist eine Weiterentwicklung, die gezielt an diesem Punkt ansetzt und vor allem die Reduzierung des Vogelschnabels und des White-Ribbon-Effekts zum Ziel hat.

Dabei wird zwischen dem Pufferoxid und der Nitridschicht eine zusätzliche 20–50 nm dicke Schicht aus Polysilicium eingefügt, sie dient teilweise als Opferschicht und wird nach dem Prozess wieder vollständig entfernt. Durch die zusätzliche Schicht wird zum einen der mechanische Stress in der Nitridmaske zum anderen die Ausdehnung des Vogelschnabels verringert. Die Polysiliciumschicht nimmt während der Oxidation Sauerstoff stärker auf als das Siliciumsubstrat (kürzerer Diffusionsweg, höhere Diffusionsgeschwindigkeit). Dadurch steht in diesem Bereiche weniger Sauerstoff für die Oxidation des Substratmaterials zur Verfügung. Die Folge ist, dass weniger Substrat verbraucht wird. Durch den geringeren mechanischen Stress in der Nitridschicht, können dünnere Padoxid- und dickere Nitridschichten genutzt werden, die ebenfalls zur Verringerung des Vogelschnabels beitragen und sich positiv auf die Strukturtreue auswirkt.

Negativ für den Einsatz der Polysilicium-gepufferten LOCOS-Technik sind die zusätzlichen Prozessschritte für die Herstellung und Entfernung der nichtoxidierten Polysiliciumschicht. Das Polysilicium wird typischerweise durch Plasmaätzen entfernt. In Abhängigkeit von der Korngröße der Schicht kann dabei eine erhöhte Oberflächenrauigkeit entstehen, was gerade bei den späteren Gategebieten zu Problemen führt. Durch den Einsatz von amorphen Silicium kann die Oberflächenaufrauung deutlich reduziert werden. Allerdings kann es bei den hohen Temperaturen, die bei der thermischen Oxidation von Silicium eingesetzt werden, zu einer Rekristallisierung der amorphen Schicht kommen. Eine Möglichkeit dies zu verhindern, ist die Dotierung der Schicht mit Stickstoff.^[15]

SWAMI-LOCOS-Technik

Die SWAMI-LOCOS-Technik (SWAMI = sidewall-masked isolation) wurde 1982 von Chiu et al. vorgestellt.^[16][17][18] Dabei handelt es sich ebenfalls um eine LOCOS-Variante bei der zunächst das Silicium zurückgeätzt (engl. recessed) und der Graben anschließend durch eine oxidationsbedingte Volumenexpansion wieder aufgefüllt wird.

Wie beim Fully-recessed-LOCOS-Prozess wird ein Schichtstapel (Padoxid und Siliciumnitrid) ganzflächig auf dem Wafer abgeschieden. Anschließend werden die aktiven Gebiete fotolithografisch maskiert und in den Bereichen des späteren Feldoxids der Schichtstapel durch reaktives Ionenätzen (RIE) entfernt. In einem weiteren Schritt wird das Siliciumsubstrat anisotrop geätzt (entweder ebenfalls per RIE oder nasschemisch mit KOH-Lösung). Die Tiefe der Ätzung beträgt ungefähr 55 % der gewünschten Dicke des späteren Feldoxids.

Nun folgen die SWAMI-spezifischen Prozessschritte. Zunächst werden die freigelegten Siliciumbereich (Graben) kurz thermisch Reoxidation. Dies dient zum einen der „Abrundung“ der kantigen Siliciumgrabenstruktur, zum anderen dient das dünne Oxid (im Folgenden Oxid-II genannt) als Pufferschicht, um mechanische Spannung zwischen dem Silicium und der Nitridschicht zu verringern. Danach wird ein zweiter Schichtstapel aus einer Si₃N₄- und einer SiO₂-Schicht (Nitrid-II und Oxid-III) ganzflächig abgeschieden. Dabei kommt es unter anderem auf eine gute Seitenbedeckung der geätzten Strukturen an, weshalb in der Regel ein Verfahren der chemischen Gasphasenabscheidung (CVD) genutzt wird. Die Oxid-III-Schicht wird nun mit einem stark anisotropen Prozess geätzt. Die Oxidschicht an den Seitenwänden wird aufgrund des anisotropen Charakters der Ätzung nicht abgedünnt und bleibt als Abstandshalter (engl. spacer) erhalten. Nach der Entfernung des Abstandhalter (Oxid-III) verbleibt ein Silicium-Mesa zurück, dessen Seitenwände durch das Nitrid-II und das Oxid-II geschützt ist. Die Länge des überstehenden Nitrids am Grabenboden des vertieften Siliciums wird so gewählt, dass das Wachstum des Vogelschnabels in die späteren aktiven Bereiche minimal ist (die Grenze der aktiven Bereiche wird durch den Rand des ersten Nitrids festgelegt). Bei der anschließenden thermischen Oxidation wird dieser Bereich wieder durch das Feldoxid aufgefüllt, bis das Oxid das Niveau der ursprünglichen Siliciumoberfläche erreicht hat. Dabei wird das dünne Seitenwandnitrid hochgebogen

Nach der Entfernung der Maskierungs- und Pufferschichten ergibt sich so eine nahezu planare Oberfläche. Die Ausprägung des Vogelschnabels oder des Vogelkopfes wird wirkungsvoll unterdrückt. Die wichtigsten Vorteile der SWAMI-LOCOS-Technik sind daher eine Erhöhung der Packungsdichte und kaum Einschränkungen hinsichtlich der Feldoxiddicke. Auch der White-Ribbon-Effekt tritt nicht auf.

Literatur

• Ulrich Hilleringmann: Silizium-Halbleitertechnologie: Grundlagen mikroelektronischer Integrationstechnik. 5. Auflage. Vieweg+Teubner, 2008, ISBN 3-835-10245-1.
• Stanley Wolf, Richard N. Tauber: Silicon Processing for the VLSI Era, Vol. 2: Process Integration. 5 Auflage. Lattice Press, 1990, ISBN 0961672145, S. 20–45.

Weblinks

• Helmut Föll: LOCOS Process. Basic Concept of Local Oxidation. In: Electronic Materials. Abgerufen am 2. Dez. 2008 (englisch). 

Einzelnachweise

1. ↑ M. M. Atalla, E. Tannenbaum, E. J. Scheibner: Stabilization of silicon surfaces by thermally grown oxide. In: Bell Syst. Tech. J.. 38, 1959, S. 749.
2. ↑ Ingolf Ruge, Hermann Mader: Halbleiter-Technologie. Springer, 1991, ISBN 978-3540538738, S. 226–227.
3. ↑ F. Morandi: The MOS planox process. In: Electron Devices Meeting, 1969 International. 15, 1969, S. 126, doi:10.1109/IEDM.1969.188179.
4. ↑ F. Morandi: Planox process smooths path to greater MOS density. Electronics, 1971, S. 44–48.
5. ↑ J. Appels, E. Kooi, M. M. Paffen, J. J. H. Schatorje, W. H. C. G. Verkuylen: Local oxidation of silicon and its application in semiconductor-device technology. In: Philips Research Reports. 25, Nr. 2, 1970, S. 118–132.
6. ↑ Ulrich Hilleringmann: Silizium-Halbleitertechnologie: Grundlagen mikroelektronischer Integrationstechnik. 5. Auflage. Vieweg+Teubner, 2008, ISBN 3-835-10245-1.
7. ↑ Stanley Wolf, Richard N. Tauber: Silicon Processing for the VLSI Era, Vol. 2: Process Integration. 5 Auflage. Lattice Press, 1990, ISBN 0961672145, S. 20–45.
8. ↑ K.Y. Chiu, J.L. Moll, K.M. Cham, Jung Lin, C. Lage, S. Angelos, R.L. Tillman: The sloped-wall SWAMI—A defect-free zero bird's-beak local oxidation process for scaled VLSI technology. In: Electron Devices, IEEE Transactions on. 30, Nr. 11, 1983, S. 1506–1511, doi:10.1109/T-ED.1983.21329.
9. ↑ H.-H. Tsai, S.-M. Chen, H.-B. Chen, C.-Y. Wu: An evaluation of FUROX isolation technology for VLSI/nMOSFET fabrication. In: Electron Devices, IEEE Transactions on. 35, Nr. 3, 1988, S. 275–284, doi:10.1109/16.2451.
10. ↑ Stanley Wolf, Richard N. Tauber: Silicon Processing for the VLSI Era, Vol. 2: Process Integration. 5 Auflage. Lattice Press, 1990, ISBN 0961672145, S. 28–31.
11. ↑ Kazuhito Sakuma, Yoshinobu Arita, Masanobu Doken: A New Self-Aligned Planar Oxidation Technology. In: Journal of The Electrochemical Society. 134, Nr. 6, 1987Seiten=1503–1507, doi:10.1149/1.2100700.
12. ↑ J. Hui, T.Y. Chiu, S. Wong, W.G. Oldham: Selective oxidation technologies for high density MOS. In: Electron Device Letters, IEEE. 2, Nr. 10, 1981, S. 244–247, doi:10.1109/EDL.1981.25419.
13. ↑ Y. P. Han, B. Ma: Isolation process using polysilicon buffer layer for scaled MOS/VLSI. In: The Electrochem. Society Extendend Abstracts. Nr. 1, Electrochemical Society, 1984, S. 98.
14. ↑ Y. P. Han, B. Ma: Isolation process using polysilicon buffer layer for scaled MOS/VLSI. In: VLSI Science and Technology/1984: Materials for High Speed/high Density Applications: Proceedings of the Second International Symposium on Very Large Scale Integration Science and Technology. Electrochemical Society, 1984, S. 334.
15. ↑ T. Kobayashi, S. Nakayama, M. Miyake, Y. Okazaki, H. Inokawa: Nitrogen in-situ doped poly buffer LOCOS: simple and scalable isolation technology for deep-submicron silicon devices. In: Electron Devices, IEEE Transactions on. 43, Nr. 2, 1996, S. 311–317, doi:10.1109/16.481733.
16. ↑ K. Y. Chiu, J. L. Moll, J. Manoliu: A bird's beak free local oxidation technology feasible for VLSI circuits fabrication. In: IEEE Trans. Electron Dev.. ED-29, Nr. 4, 2002, S. 536–540, doi:10.1109/T-ED.1982.20739.
17. ↑ K. Y. Chiu, J. L. Moll, J. Manoliu: A bird's beak free local oxidation technology feasible for VLSI circuits fabrication. In: IEEE Journal of Solid-State Circuits. 17, Nr. 2, 1982, S. 166–170, doi:10.1109/JSSC.1982.1051711.
18. ↑ K. Y. Chiu, J. L. Moll, K. M. Cham, J. Lin, C. Lage, S. Angelos, R. L. Tillman: The sloped-wall SWAMI- A defect-free zero bird' s-beak local oxidation process for scaled VLSI technology. In: IEEE Transactions on Electron Devices. ED-30, Nr. 11, 1983, S. 1506–1511, doi:10.1109/T-ED.1983.21329.