Analog-Digital-Umsetzer

Ein Analog-Digital-Umsetzer (ADU, engl. ADC für Analog-to-Digital-Converter), auch Analog-Digital-Wandler oder A/D-Wandler genannt, setzt analoge Eingangssignale in digitale Daten bzw. einen Datenstrom um, der dann weiterverarbeitet oder gespeichert werden kann. Für die Umsetzung sind unterschiedliche Methoden in Gebrauch. Das Gegenstück ist der Digital-Analog-Umsetzer (DAU).

Funktion

Der ADU quantisiert ein kontinuierliches Eingangssignal, z. B. elektrische Spannung, sowohl in der Zeit als auch in der Signalhöhe. Jedes Signal stellt sich dadurch nach der Umsetzung in einem Signal-Zeit-Diagramm in einer Punktfolge mit gestuften horizontalen und vertikalen Abständen dar. Die Hauptparameter eines ADUs sind seine digitale Auflösung und seine Umsetzungsdauer, von der die maximal mögliche Umsetzungsrate abhängt.

Die Auflösung ist gleichzeitig die Genauigkeitsgrenze für die Umsetzung. Die nutzbare Genauigkeit ist durch weitere Fehlerquellen des ADUs noch geringer. Die Umsetzungsdauer ist vielfach konstant, kann je nach Realisierungsverfahren aber vom Wert der anliegenden Spannung abhängen. Neben möglichst schnellen Verfahren gibt es auch langsame (integrierende) Verfahren zur Unterdrückung von Störeinkopplungen.

Zeitliche Quantisierung und Aliasing

Zeitliche Quantisierung durch Sample-and-Hold-Schaltung, wertmäßig kontinuierlich

Jeder AD-Umsetzer braucht zur Umsetzung Zeit. Je kürzer diese ist, desto höher kann die Abtastfrequenz sein. Die Wahl einer geeigneten Abtastfrequenz muss neben der Grundfrequenz die wesentlichen Oberschwingungen des erwarteten Eingangssignals beachten.

Spektrum eines bandbegrenzten Signals (blau) und dessen hypothetische Spiegelfrequenzen (grün) ohne Überlappung, also korrekter Abtastung

Um das Signal später richtig rekonstruieren zu können, muss die Abtastfrequenz größer als das Doppelte der maximal möglichen Eingangsfrequenz sein (Nyquist-Frequenz). Manchmal ist das abzutastende Signal allerdings so hochfrequent, dass man diese Bedingung technisch nicht realisieren kann. In diesem Fall kommt es zu einer Unterabtastung, die zunächst einmal keine korrekte Rekonstruktion mehr erlaubt (Alias-Effekt, vergl. auch Nyquist-Shannon-Abtasttheorem). Wenn das Eingangssignal jedoch periodisch ist, kann man durch Mehrfachabtastung mit zeitlichem Versatz dennoch eine Rekonstruktion ermöglichen, ohne dabei das Abtasttheorem zu verletzen, da bei mehrfachem Durchlauf des Signals Zwischenpunkte ermittelt werden und eine größere Zahl von Stützstellen entsteht. Bei nichtperiodischen Signalen müssen höhere Frequenzen durch ein analoges Filter möglichst gut untedrückt werden, da sie wertverändernd in den Abtastwert einfließen und beim späteren Abspielen mit der Abstastfreqenz zu falschen Frequenzen führen.

Während der Signalumsetzung darf sich bei vielen Umsetzverfahren das Eingangssignal nicht ändern. Dann schaltet man dem eigentlichen AD-Umsetzer eine Abtast-Halte-Schaltung (Sample-and-Hold-Schaltung) vor, die den Signalwert (engl. Sample) analog so zwischenspeichert, dass er während der Digitalisierung konstant ist. Dies trifft besonders auf die stufen- und bitweisen Umsetzer zu, die längere Umsetzzeiten benötigen. Ein Umsetzer als integrierter Schaltkreis enthält heute meist diese Abtast-Halte-Schaltung, falls diese notwendig ist.

Im Idealfall findet die AD-Umsetzung in immer exakt gleichen Zeitabständen statt. Durch zufällige Variationen der Abstände tritt jedoch ein Effekt auf, den man als Jitter bezeichnet, welcher die Signalqualität bei der späteren Rekonstruktion verfälscht, da diese wieder äquidistant, also mit gleichen Abständen erfolgt.

Bei der späteren Rekonstruktion des Ursprungssignals treten außerdem Artefakte auf, die durch die Abtastung selbst entstehen. Das Signal bestünde ja zunächst nur aus den Stützstellen und wäre „eckig“, was sich als Oberschwingungsgehalt äußerte. Um dies zu vermeiden, setzt man in der Regel einen Tiefpass-Filter (Anti-Aliasing-Filter) ein, der die unerwünschten Frequenzbereiche unterdrückt. Mit zunehmender Überabtastung (mit mehr als der doppelten Signalfrequenz) wird es einfacher, diesen Filter zu konstruieren.

Wertmäßige Quantisierung

Digitalsignal: Zeit- und wertmäßig quantisiertes Signal wie am Ausgang eines AD-Umsetzers

Die Quantisierung in eine endliche Anzahl von Quantierungsstufen, die überwiegend durch die Anzahl von Bits vorgegeben wird, hat eine begrenzte Auflösung und Quantisierungsfehler zur Folge. Bei einer Eingangs-Wechselspannung werden diese Fehler als Quantisierungsrauschen betrachtet, die bei einem idealen Analog-Digital-Umsetzer einen Rauschabstand von etwa 6 dB pro Bit ermöglichen. Selbstverständlich unterliegt ein ADU auch dem analogen Rauschen.

Bezugswert

Da das dem ADU zugeführte Analogsignal in einen größenlosen Digitalwert umgesetzt wird, muss es mit einem vorgegebenen Wert oder Signal bewertet werden (Eingangssignalbereich bzw. Messbereich). Im Allgemeinen wird ein feststehender Bezugswert U_r (z. B. eine intern erzeugte Referenzspannung) verwendet. Das analoge Eingangssignal wird digital abgebildet, die Referenz legt den zulässigen Scheitelwert des Eingangssignals fest.

Quantisierungskennlinie

Bei einem idealen Analog-Digital-Umsetzer besteht vorzugsweise ein linearer Zusammenhang zwischen Eingangs- und Ausgangsgröße. Es gibt

unipolare Ausführungen, beispielsweise im Dualsystem
000…000 für   0	100…000 für Ur/2	111…111 für Ur – 1 LSB
bipolare Ausführungen, beispielsweise im Dualsystem mit Offset
000…000 für –Ur/2	100…000 für   0	111…111 für Ur/2 – 1 LSB

wobei daneben auch andere Kodierungen, beispielsweise Zweierkomplement, BCD-Code verwendbar sind.

Ferner gibt es AD-Umsetzer mit nicht linearer Quantisierungskennlinie z. B. nach dem logarithmischen A-law- und µ-law-Verfahren für Telefonnetze.

Grundsätzlich ist mit einer Variation des Bezugswertes eine Zwei-Quadranten-Multiplikation oder Modulation möglich, wobei im Gegensatz zu DA-Umsetzern der Bereich der Referenzspannung nur in einem geringeren Umfang variieren kann.

Abweichungen

Zusätzlich zum Quantisierungsfehler sind weitere Fehler zu beachten.

Nullpunktsfehler, Verstärkungsfehler und Nichtlinearitätsfehler

Abweichungen vom proportionalen Zusammenhang
a) additiv, b) multiplikativ, c) nicht linear

Als Abweichungen der Kennlinien zwischen realem und idealem Umsetzer sind folgende Fehler definiert (siehe Bild):

• Nullpunktsfehler (Offset)
• Verstärkungsfehler (engl. Gain-Error)
• Nichtlinearitätsfehler

Der Verstärkungsfehler wird oft als Bruchteil des aktuellen Wertes angegeben, der Nullpunktfehler zusammen mit dem Quantisierungsfehler und der Nichtlinearitätsfehler als Bruchteile des Endwertes oder als Vielfache eines LSB.

Fehler in der Stufung

Abweichungen in der Stufung
a) bei ungleicher Breite einer Stufe,
b) bei fehlerhafter Breite einer höherwertigen Stufe

Einzelne Stufen können unterschiedlich breit ausfallen.

Bei kontinuierlich steigender Eingangsgröße kann es je nach Realisierungsverfahren vorkommen, dass ein Wert der Ausgangsgröße übersprungen wird, insbesondere dann, wenn es einen Übertrag über mehrere Binärstellen gibt, beispielsweise von 0111 1111 nach 1000 0000. Man spricht hierzu von „missing codes“.

Zeitliche und Apertur-Fehler

Bei der Digitalisierung einer Sinusspannung $x(t)=A\cdot\sin (2 \pi f_0 t)$ entsteht durch zeitliche Schwankungen des Taktes Δt (clock jitter) sowie Varianz der Schaltung ein der Eingangsfrequenz proportionaler Fehler $E_{ap} \le |x'(t) \Delta t| \le 2A \pi f_0 \Delta t$. Der maximal erlaubte Jitter bei einer Auflösung q des ADU kann berechnet werden zu: $\Delta t < \frac1{\displaystyle 2^q \pi f_0}$.

ADU- Auflösung in Bit	Eingangsfrequenz
	1 Hz	44,1 kHz	192 kHz	1 MHz	10 MHz	100 MHz	1 GHz
8	1243 µs	28,2 ns	6,48 ns	1,24 ns	124 ps	12,4 ps	1,24 ps
10	311 µs	7,05 ns	1,62 ns	311 ps	31,1 ps	3,11 ps	0,31 ps
12	77,7 µs	1,76 ns	405 ps	77,7 ps	7,77 ps	0,78 ps	0,08 ps
14	19,4 µs	441 ps	101 ps	19,4 ps	1,94 ps	0,19 ps	0,02 ps
16	4,86 µs	110 ps	25,3 ps	4,86 ps	0,49 ps	0,05 ps	–
18	1,21 µs	27,5 ps	6,32 ps	1,21 ps	0,12 ps	–	–
20	304 ns	6,88 ps	1,58 ps	0,16 ps	–	–	–
24	19,0 ns	0,43 ps	0,10 ps	–	–	–	–
32	74,1 ps	–	–	–	–	–	–

Realisierungsverfahren

Es gibt eine große Anzahl von Verfahren, die zur Umsetzung von analogen in digitale Signale benutzt werden können. Im Folgenden sind die wichtigsten Prinzipien aufgeführt. Als Eingangsgröße wird in allen Beispielen die elektrische Spannung zugrunde gelegt.

Stufenweise Umsetzer (Zählverfahren)

Beim Zählverfahren wird so lange der kleinste einstellbare Schritt (einem LSB entsprechend) auf einen Zwischenwert addiert und dieser mittels eines Komparators mit der Eingangsgröße verglichen, bis er sie so knapp wie möglich erreicht. Es gibt ein Verfahren, bei dem ein Zähler aufwärts oder abwärts allen Änderungen des Eingangssignals folgt, wie weiter unten beim Nachlauf-Umsetzer beschrieben. Die meisten Verfahren bauen die Zählung bei null beginnend in periodischer Wiederholung neu auf.

Single-Slope-Umsetzer (Sägezahn-/Einrampenverfahren)

Funktionsprinzip eines ADUs nach dem Sägezahnverfahren

Beim Sägezahnverfahren wird die Ausgangsspannung U_r eines Sägezahngenerators über zwei Komparatoren K₁ und K₂ mit dem Massepotenzial (0 V) und mit der ADU-Eingangsspannung U_e verglichen. Während des Zeitraums, in dem die Sägezahnspannung den Bereich zwischen 0 V und der Spannung U_e durchläuft, werden die Impulse eines Quarzoszillators gezählt. Aufgrund der konstanten Steigung der Sägezahnspannung ist die verstrichene Zeit und somit der Zählerstand bei Erreichen von U_r = U_e proportional zur Höhe der ADU-Eingangsspannung. Zum Ende des Zählvorgangs wird das Zählergebnis in ein Register übertragen und steht als digitales Signal zur Verfügung. Anschließend wird der Zähler zurückgesetzt, und ein neuer Umsetzungsvorgang beginnt.

Die Umsetzungszeit bei diesem ADU ist abhängig von der Eingangsspannung. Schnell veränderliche Signale können mit diesem Umsetzertyp nicht erfasst werden. Umsetzer nach dem Sägezahnverfahren sind ungenau, da der Sägezahngenerator mit Hilfe eines temperatur- und alterungsabhängigen Integrationskondensators arbeitet. Sie werden wegen ihres relativ geringen Schaltungsaufwands für einfache Aufgaben eingesetzt, beispielsweise in Spielkonsolen, um die Stellung eines Potentiometers, das durch einen Joystick oder ein Lenkrad bewegt wird, zu digitalisieren.

Dual- und Quadslope-Umsetzer (Mehrrampenverfahren)

Dual- und Quadslope-Umsetzer bestehen im Wesentlichen aus einem Integrator und mehreren Zählern und elektronischen Schaltern. Der Integrator arbeitet mit einem externen, hochwertigen Kondensator, der in zwei oder mehr Zyklen geladen und entladen wird. Beim Zweirampenverfahren wird zunächst der Integratoreingang mit der unbekannten ADU-Eingangsspannung verbunden, und es erfolgt die Ladung über ein fest vorgegebenes Zeitintervall. Für die anschließende Entladung wird der Integrator mit einer bekannten Referenzspannung entgegengesetzter Polarität verbunden. Die benötigte Entladezeit bis zum Erreichen von null am Integratorausgang wird durch einen Zähler ermittelt und daraus die unbekannte Eingangsspannung bestimmt. Die Größe der Kapazität kürzt sich bei diesem Verfahren aus dem Ergebnis heraus. Zur Korrektur des Nullpunktfehlers des ADU wird beim Vierrampenverfahren noch ein weiterer Lade-/Entladezyklus bei kurzgeschlossenem Integratoreingang durchgeführt. Die Referenzspannung ist die bestimmende Größe für die Genauigkeit; das heißt beispielsweise, dass thermisch bedingte Schwankungen vermieden werden müssen.

Derartige Umsetzer nach dem Mehrrampenverfahren sind langsam, benötigen keine Abtast-Halte-Schaltung und bieten eine hohe Auflösung sowie gute differentielle Linearität und gute Unterdrückung von Störsignalen wie Rauschen oder Netzeinkopplung. Das typische Einsatzgebiet sind anzeigende Messgeräte (Digitalmultimeter), die kaum eine Umsetzzeit unter ½ s benötigen und bei geeigneter Integrationsdauer überlagerte 50-Hz-Störungen der Netzfrequenz eliminieren können.

Ladungsbilanz-Umsetzer

Bei Ladungsbilanzverfahren (Charge-Balancing-Verfahren) wird der Kondensator eines Integrators durch einen zur Eingangsgröße proportionalen elektrischen Strom geladen und durch kurze Stromstöße in entgegengesetzter Richtung entladen, so dass sich im Mittel keine Ladung aufbaut. Je größer der Ladestrom ist, desto häufiger wird entladen. Die Häufigkeit ist proportional zur Eingangsgröße; die Anzahl der Entladungen in einer festen Zeit wird gezählt und liefert den Digitalwert. In seinem Verhalten ist das Verfahren dem Dual-Slope-Verfahren ähnlich.

Rückgekoppelter Umsetzer (Serielles Verfahren)

Analog-Digital-Umsetzung mittels DAU-Einstellung

Diese arbeiten mit einem DAU, der einen Vergleichswert U_v liefert. Dieser wird nach einer geeigneten Strategie an das analoge Eingangssignal U_e angenähert. Der zum Schluss am DAU eingestellte Digitalwert ist das Ergebnis des ADU.

Nachlauf-Umsetzer

Hier wird ein Zähler als Datenspeicher eingesetzt. Je nach Vorzeichen von U_e − U_v wird um einen Schritt aufwärts oder abwärts gezählt und neu verglichen – gezählt und neu verglichen, bis die Differenz kleiner ist als der kleinste einstellbare Schritt. Diese Umsetzer „fahren“ dem Signal einfach nach, wobei die Umsetzungszeit vom Abstand des aktuellen Eingangssignals zum Signal bei der letzten Umsetzung abhängt.

Sukzessive Approximation

Diese arbeiten mit einem DAU, der einen Vergleichswert U_v jedes Mal neu aufbaut. Das Eingangssignal wird mittels Intervallschachtelung eingegrenzt. Einfache sukzessive Approximation setzt dabei pro Schritt ein Bit um. Ein um Größenordnungen genaueres und schnelleres Umsetzen kann dadurch erreicht werden, dass die Umsetzung redundant erfolgt, indem mit kleinerer Schrittweite umgesetzt wird, als einem Bit entspricht.

Wägeverfahren

Ein mögliches Approximationsverfahren ist das Wägeverfahren. Dabei werden in einem Datenspeicher (successive approximation register, SAR) zunächst alle Bits auf null gesetzt. Beginnend beim höchstwertigen Bit (Most Significant Bit, MSB) werden abwärts bis zum niederwertigsten Bit (Least Significant Bit, LSB) nacheinander alle Bits des Digitalwerts ermittelt.

Vom Steuerwerk wird jeweils das in Arbeit befindliche Bit probeweise auf eins gesetzt; der Digital-Analog-Umsetzer erzeugt die dem aktuellen Digitalwert entsprechende Vergleichsspannung. Der Komparator vergleicht diese mit der Eingangsspannung U_e und veranlasst das Steuerwerk, das in Arbeit befindliche Bit wieder auf null zurückzusetzen, wenn die Vergleichsspannung höher ist als die Eingangsspannung. Sonst ist das Bit mindestens notwendig und bleibt gesetzt. Nach der Einstellung des niederwertigsten Bits ist U_e − U_v kleiner als der kleinste einstellbare Schritt.

Während der Umsetzung darf sich das Eingangssignal U_e nicht ändern, da sonst die niederwertigen Bits auf Grundlage der festgestellten, aber nicht mehr gültigen höherwertigen Bits gewonnen würden. Deshalb ist dem Eingang eine Abtast-Halte-Schaltung (S/H) vorgeschaltet. Für jedes Bit an Genauigkeit benötigt der ADU jeweils einen Taktzyklus Umsetzungszeit. Derartige Umsetzer erreichen Auflösungen von 16 Bit bei einer Umsetzungsrate von 1 MHz.

Redundante Umsetzer

Dem Wägeverfahren ähnliche redundante Analog-Digital-Umsetzer gehen davon aus, dass keine exakte Halbierung des noch offenen Intervalls um den Zielwert herum erfolgt, sondern dieses Intervall nur um einen Anteil davon eingeschränkt wird. Dazu haben sie einen Digital-Analog-Umsetzer, dessen Elemente nicht nach dem Dualsystem gestaffelt sind, also immer um den Faktor 2, sondern um einem kleineren Faktor. Sie nehmen damit einerseits in Kauf, dass mehr Elemente benötigt werden, um den gleichen Wertebereich abzudecken, ermöglichen aber andererseits, dass der Umsetzer um eine Größenordnung schneller arbeiten und eine um mehrere Größenordnungen höhere Genauigkeit erzielen kann: Die schnellere Funktion kommt dadurch, dass der Komparator in jedem Schritt nicht abwarten muss, bis sich seine Verstärker bis zu einem Mehrfachen der Zielgenauigkeit eingeschwungen haben (immer etwas größenordnungsmäßig so viele Einschwing-Zeitkonstanten, wie der Umsetzer Bits umsetzen soll), sondern eine Entscheidung schon nach der unglaublich kurzen 50-%-Einschwingzeit abgeben kann, die dann in einem recht großen Bereich innerhalb des Restintervalls fehlerhaft ist. Das wird allerdings mehr als abgefangen durch die redundant ausgelegten Umsetzerelemente. Die Gesamtumsetzdauer eines solchen Umsetzers liegt größenordnungsmäßig eine Zehnerpotenz unter der seines einfachen Vorbilds. Durch den redundanten Umsetzungsprozess hat ein solcher Umsetzer ein viel geringeres Eigenrauschen als sein rein dualer Gegenpart.

Zusätzlich kann sich ein solcher ADU selbst einmessen, und zwar bis zu einer Genauigkeit, die nur durch das Rauschen begrenzt ist. Indem man das Selbsteinmessen wesentlich langsamer ablaufen lässt als die Umsetzung in der Nutzanwendung, kann der Rauscheinfluss in diesem Prozess um eine Größenordnung gedrückt werden. Die resultierende Kennlinie eines solchen Umsetzers ist bis auf eine rauschartige Abweichung um wenige Vielfache des kleinsten beim Selbsteinmessen verwendeten Elements absolut linear. Indem zwei derartige Umsetzer nebeneinander auf denselben Chip platziert werden und einer immer im Einmess-Modus ist, können solche Umsetzer nahezu resistent gegen Herstellungstoleranzen, Temperatur- und Betriebsspannungsänderungen gemacht werden. Die erreichbare Auflösung ist ausschließlich rauschbegrenzt. Das Rauschen liegt je nach konkreter Ausführung etwa um 10 dB über dem Temperaturrauschen. Die Datenrate kann einige 100 MHz erreichen.

Delta-Sigma-Verfahren

Werte in verschiedenen Stufen des Delta-Sigma-Umsetzers

Das Delta-Sigma-Verfahren, auch als 1-Bit-Umsetzer bezeichnet, basiert auf der Delta-Sigma-Modulation. In der einfachsten Form (Modulator erster Ordnung) kommt das Eingangssignal über einen analogen Subtrahierer zum Integrator und verursacht an dessen Ausgang ein Signal, das von einem Komparator mit Eins oder Null bewertet wird. Ein Flipflop erzeugt daraus ein zeitdiskretes binäres Signal, mit dem ein 1-Bit-Digital-Analog-Umsetzer in eine positive oder negative elektrische Spannung liefert, die über den Subtrahierer den Integrator wieder auf null zurückzieht (Regelkreis). Ein nachgeschalteter Digitalfilter setzt den seriellen und hochfrequenten Bit-Strom in Daten niedriger Erneuerungsrate, aber hoher Auflösung (typisch 16−24 Bit) um. In der Praxis werden Delta-Sigma-Umsetzer als Systeme höherer Ordnung aufgebaut, das heißt durch mehrere seriell angeordnete Differenz- und Integratorstufen. Dies erlaubt eine bessere Rauschformung und damit einen höheren Gewinn an Auflösung bei gleicher Überabtastung.

Ein Vorteil des Delta-Sigma-Umsetzers ist, dass die Dynamik in gewissen Grenzen durch die Bandbreite wechselseitig ausgetauscht werden kann. Durch die kontinuierliche Abtastung am Eingang wird auch keine Halteschaltung (engl. sample and hold) benötigt. Außerdem werden geringe Anforderungen an das analoge Anti-Aliasing-Filter gestellt.

Die Vorteile werden durch den Nachteil der vergleichsweise hohen Latenzzeit erkauft, welche vor allem durch die digitalen Filterstufen bedingt ist. Delta-Sigma-Umsetzer werden daher dort eingesetzt, wo kontinuierliche Signalverläufe und nur moderate Bandbreiten benötigt werden, wie beispielsweise im Audiobereich. Praktisch alle Audiogeräte im Bereich der Unterhaltungselektronik wie zum Beispiel Compact Disc-Spieler, SACD oder DAT-Rekorder setzen diese Umsetzer ein.

Auch bei Datenumsetzern in der Kommunikationstechnik und der Messtechnik wird es aufgrund der fallenden Preise zunehmend eingesetzt. Durch die dabei notwendige hohe Überabtastung sind dem Verfahren bei höheren Frequenzen von einigen MHz aufwärts allerdings Grenzen gesetzt.

Flash-Umsetzer (Paralleles Verfahren)

Zwei-Bit-Parallelumsetzer mit Codeumsetzung

Echter Parallelumsetzer

Während die sukzessive Approximation mehrere Vergleiche mit nur einem Komparator ausführt, kommt die direkte Methode oder auch Flash-Umsetzung mit nur einem Vergleich aus. Dazu ist bei Flash-Umsetzern aber für jeden möglichen Ausgangswert (bis auf den größten) ein separat implementierter Komparator erforderlich. Beispielsweise ein 8-Bit-Flash-Umsetzer benötigt somit 2⁸−1 = 255 Komparatoren. Bei höheren Auflösungen steigt der erforderliche Aufwand drastisch an, weshalb Flash-Umsetzer typischerweise nur in kleinen Auflösungen von etwa 4 bis 10 Bit verfügbar sind.

Das analoge Eingangssignal wird im Flash-Umsetzer gleichzeitig von allen Komparatoren mit den (über einen linearen Spannungsteiler erzeugten) Vergleichsgrößen verglichen. Anschließend erfolgt durch eine Kodeumsetzung der 2ⁿ−1 Komparatorsignale in einen n bit breiten Binärkode (mit n: Auflösung in Bit). Das Resultat steht damit nach den Durchlaufverzögerungen (Schaltzeit der Komparatoren sowie Verzögerung in der Dekodierlogik) sofort zur Verfügung. Im Ergebnis sind die Flash-Umsetzer also sehr schnell, bringen aber im Allgemeinen auch hohe Verlustleistungen und Anschaffungskosten mit sich (insbesondere bei den hohen Auflösungen).

Kennlinie eines Zwei-Bit-Parallelumsetzers.
H steht für HIGH = positiv übersteuert, L für LOW = negativ übersteuert.

Flash-Umsetzer kommen normalerweise in allen Digitaloszilloskopen und bei der Digitalisierung von Videosignalen zur Anwendung. Als Beispiel ermöglicht der MAX109 bei einer Auflösung von 8 bit eine Abtastrate von 2,2 GHz. Bei heutigen Digitaloszilloskopen mit möglichen Abtastraten von 20 Gigasample je Sekunde werden zusätzlich noch Demultiplexer vorgeschaltet.

Die Codeumsetzung erfordert unabhängig von der Auflösung nur eine Spalte mit Und-Gattern und eine Spalte mit Oder-Gattern (siehe Bild). Sie rechnet das Ergebnis der Komparatoren um in eine Binärzahl. Sie arbeitet mit einer sehr kurzen und für alle Binärziffern gleich langen Durchlaufverzögerung und zugleich laut Datenblatt AD9000 mit einer sehr kleinen Fehlerrate. Für die vier möglichen Werte eines Zwei-Bit-Umsetzers sind drei Komparatoren erforderlich. Der vierte hat nur die Funktion, eine Messbereichsüberschreitung zu signalisieren und die Kodeumsetzung zu unterstützen.

Pipeline-Umsetzer

AD-Umsetzung in mehreren Stufen

Pipeline-Umsetzer sind mehrstufige Analog-Digital-Umsetzer mit mehreren selbständigen Stufen, die in Pipeline-Architektur aufgebaut sind. Ihre Stufen bestehen in der Regel aus Flash-Umsetzern über wenige Bits.

In jeder Pipelinestufe wird eine grobe Quantisierung vorgenommen, dieser Wert wieder mit einem DAU in ein analoges Signal umgesetzt und vom zwischengespeicherten Eingangssignal abgezogen. Der Restwert wird verstärkt der nächsten Stufe zugeführt. Der Vorteil liegt in der stark verminderten Anzahl an Komparatoren, z. B. 30 für einen zweistufigen Acht-Bit-Umsetzer. Ferner kann eine höhere Auflösung erreicht werden. Die Mehrstufigkeit erhöht die Latenzzeit, aber vermindert die Abtastrate nicht wesentlich. Die Pipeline-Umsetzer haben die echten Parallelumsetzer außer bei extrem zeitkritischen Anwendungen ersetzt. Diese mehrstufigen Umsetzer erreichen Datenraten von 250 MSPS (Mega-Samples Per Second) bei einer Auflösung von 12 Bit (MAX1215, AD9480) oder eine Auflösung von 16 Bit bei 200 MSPS (ADS5485).

Die Werte der Quantisierungsstufen werden unter Berücksichtigung ihrer Gewichtung addiert. Meistens enthält ein Korrektur-ROM noch Kalibrierungsdaten, die dazu dienen, Fehler zu korrigieren, die in den einzelnen Digitalisierungsstufen entstehen. Bei manchen Ausführungen werden diese Korrekturdaten auch auf ein externes Signal hin generiert und in einem RAM abgelegt.

Hybrid-Umsetzer

Ein Hybrid-Umsetzer ist kein eigenständiger Umsetzer sondern kombiniert zwei oder mehr Umsetzungsverfahren, zum Beispiel auf Basis einer SAR-Struktur, wobei der ursprüngliche Komparator durch einen Flash-Umsetzer ersetzt wird. Dadurch können in jedem Approximationsschritt mehrere Bits gleichzeitig ermittelt werden.

Wichtige Kenngrößen

• Abtastrate (Sample Rate) – Angabe zur Häufigkeit der Umsetzung.
• Auflösung (Resolution) – Anzahl der Stufen oder Anzahl der Bits, die zur Darstellung des Ausgangssignals verwendet werden.
• Nullpunktsfehler – Die Umsetzerkennlinie (ohne Berücksichtigung der Stufung) ist verschoben. Der digitale Wert unterscheidet sich vom richtigen Wert um einen konstanten Betrag.
• Empfindlichkeitsfehler, Verstärkungsfehler – Die Umsetzerkennlinie (ohne Berücksichtigung der Stufung) ist verdreht (Steigungsfehler). Der digitale Wert unterscheidet sich vom richtigen Wert um einen konstanten Prozentsatz der Eingangsgröße.
• Integrale Nichtlinearität – Der Fehler dadurch, dass eine als linear zugrunde gelegte Umsetzerkennlinie (ohne Berücksichtigung der Stufung) nicht geradlinig ist.
• Differenzielle Nichtlinearität – Abweichung der Breite der Umsetzungsstufen untereinander
• Quantisierungskennlinie – Grafische Darstellung des Zusammenhangs zwischen den digitalen Ausgangswerten und den analogen Eingangswerten, z. B. einem linearen oder logarithmischen Verlauf folgend.
• Quantisierungsfehler – Durch die begrenzte Auflösung bedingte Abweichung des Ausgangssignals vom funktionalen (stetigen) Verlauf.
• Informationslücke (Missing Code) – Wenn eine kontinuierliche Vergrößerung des Eingangssignals keine fortlaufend durchnumerieren Werte des Ausgangscodes zur Folge hat, sondern ein Wert übersprungen wird; möglich bei einer differenziellen Nichtlinearität von mehr als 1 LSB.
• Latenzzeit – Laufzeitverzögerung von der Erfassung des Eingangssignals bis zur Bereitstellung des zugehörigen Ausgangssignals.
• Signal-Rausch-Verhältnis in dB
• Dynamikumfang in dB
• Dynamische Parameter
• Intermodulationsstörungen in dB
• Betriebsstrom – je schneller die Umsetz-Elektronik arbeiten muss, desto höherer wird ihr Versorgungsstrom (Eigenerwärmung).

Siehe auch

• Antialiasing
• Spiegelfrequenz
• Dither
• Digitale Signalverarbeitung
• Digitale Messtechnik
• Vielkanalanalysator
• Analog-Digital-Mikroprozessor

Literatur

• Rudy J. van de Plassche: CMOS integrated analog-to-digital and digital-to-analog converters. 2^nd edition. Kluwer Academic, Boston 2003, ISBN 1-4020-7500-6 (in englischer Sprache)
• Ulrich Tietze, Christoph Schenk: Halbleiter-Schaltungstechnik. 12. Auflage, Springer, Heidelberg 2002, ISBN 3-540-42849-6

Weblinks

 Commons: Analog-Digital-Umsetzer – Sammlung von Bildern, Videos und Audiodateien

• TU Ilmenau: Script AD- und DA-Umsetzer – pdf (PDF; 1,14 MB)
• Grundlagen anhand von Simulationen
• Eine Einführung in Delta-Sigma-Wandler
• AD-Umsetzer in „Angewandte Mikroelektronik“ - Grundlagen
• Pipelined Subranging ADCs (PDF; 1,04 MB)
• Datenblatt des Flash-Umsetzers MAX109 (PDF; 456 KB)
• Datenblatt des Flash-Umsetzers AD9000 (PDF; 212 KB)